[发明专利]一种缩小侧墙定义的两次图形曝光工艺中最小线宽的方法无效
申请号: | 201110222289.8 | 申请日: | 2011-08-04 |
公开(公告)号: | CN102446748A | 公开(公告)日: | 2012-05-09 |
发明(设计)人: | 俞柳江 | 申请(专利权)人: | 上海华力微电子有限公司 |
主分类号: | H01L21/311 | 分类号: | H01L21/311;H01L21/02 |
代理公司: | 上海新天专利代理有限公司 31213 | 代理人: | 王敏杰 |
地址: | 201210 上海市浦*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种缩小侧墙定义的两次图形曝光工艺中的最小线宽的方法,其利用二氧化硅薄膜作为掩膜,同时利用化学机械抛光工艺和刻蚀工艺,将氮化硅侧墙转换成为位于层间绝缘介质层中的沟槽,从而使得沟槽的最小线宽由氮化硅侧墙薄膜的厚度决定,进而实现了沟槽更小的线宽,工艺过程简单易控制。 | ||
搜索关键词: | 一种 缩小 定义 两次 图形 曝光 工艺 最小 方法 | ||
【主权项】:
一种缩小侧墙定义的两次图形曝光工艺中的最小线宽的方法,其特征在于,包括以下的步骤:步骤S1:提供一硅衬底,并在所述硅衬底上依次沉积一层下层介质、一间绝缘介质层,以及一硬掩膜牺牲层;步骤S2:在所述硬掩膜牺牲层之上涂覆一层光刻胶,并进行光刻工艺;步骤S3:以所述光刻胶为掩膜刻蚀所述硬掩膜牺牲层形成硬掩膜牺牲层保留结构,并移除所述光刻胶;步骤S4:在所述层间绝缘介质层和硬掩膜牺牲层保留结构之上沉积一层氮化硅薄膜,并利用干法刻蚀刻蚀所述氮化硅薄膜,以在硬掩膜牺牲层保留结构两侧上形成氮化硅侧墙,并随后移除硬掩膜牺牲层保留结构;步骤S5:在所述层间绝缘介质和所述氮化硅侧墙上沉积一层二氧化硅薄膜;步骤S6:对所述二氧化硅薄膜进行平坦化工艺,以使得氮化硅侧墙周围的二氧化硅薄膜的高度与所述氮化硅侧墙的高度一致;步骤S7:移除氮化硅侧墙,形成位于所述二氧化硅薄膜中的移除的所述氮化硅侧墙位置处的沟槽;步骤S8:以所述二氧化硅薄膜为掩膜并利用二氧化硅薄膜中的沟槽刻蚀所述层间绝缘介质层,形成所需的位于层间绝缘介质中的沟槽,并移除所述二氧化硅薄膜。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201110222289.8/,转载请声明来源钻瓜专利网。
- 上一篇:判定触摸次数的方法
- 下一篇:一种保险柜防盗锁机构
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造