[发明专利]非易失性半导体存储装置

摘要

本发明提供一种能抑制漏电流并能进行稳定的高速存储器动作的非易失性半导体存储装置。非易失性半导体存储装置（101）设有：位线电压调整电路（25），针对位线的每一条，将选择位线和非选择位线的电位固定在用于进行存储器动作的规定的电位；以及数据线电压调整电路（27、28），针对数据线的每一条，将选择数据线和非选择数据线的电位固定在用于进行存储器动作的规定的电位。各电压调整电路（25、27、28）分别包括运算放大器和晶体管，对该运算放大器的非反相输入端子输入存储器动作所需的电压，并且，该运算放大器的反相输入端子连接到位线或数据线，由此，该位线或数据线的电位固定于该运算放大器的非反相输入端子的电位。

主权项

一种非易失性半导体存储装置，其中，具有二维存储单元阵列，在该二维存储单元阵列中，将具备利用电阻变化来存储信息的非易失性可变电阻元件的二端子型存储单元，以矩阵状分别在相互垂直的第一方向和第二方向上排列多个，并具备在上述第一方向上延伸的多条位线和在上述第二方向上延伸的多条数据线，将上述第一方向的位置相同的上述存储单元的一端彼此连接于上述数据线，将上述第二方向的位置相同的上述存储单元的另一端彼此连接于上述位线，上述非易失性半导体存储装置还具备：位线电压供给电路，针对上述位线的每一条，对与被选择为读出对象的上述存储单元的另一端连接的选择位线供给规定的第一电压，对于与不是读出对象的非选择的上述存储单元的另一端连接的非选择位线供给规定的第二电压；数据线电压供给电路，对与被选择为读出对象的上述存储单元的一端连接的选择数据线、以及与不是读出对象的非选择的上述存储单元的一端连接的非选择数据线，分别供给上述第二电压；以及读出电路，在读出时，将流过上述选择数据线的电流与流过上述非选择数据线的电流分离后进行感测，感测被选择的上述存储单元的电阻状态，上述数据线电压供给电路具备：将上述数据线各别地设定为上述选择数据线或上述非选择数据线的任一个的数据线选择电路，上述位线电压供给电路具备：将上述位线各别地设定为上述选择位线或上述非选择位线的任一个的位线选择电路、以及位线电压调整电路，上述位线电压调整电路具备第一运算放大器和MOS晶体管，其中，在该MOS晶体管中，栅极端子与上述第一运算放大器的输出端子连接，漏极端子与上述第一运算放大器的反相输入端子连接，源极端子与规定的固定电位连接，通过对上述第一运算放大器的非反相输入端子施加上述第一电压或上述第二电压的任一个，从而将上述第一运算放大器的反相输入端子的电压固定在作为上述第一运算放大器的非反相输入端子的电压的上述第一电压或上述第二电压的任一个，将上述固定后的电压从上述MOS晶体管经由上述MOS晶体管的漏极端子与上述第一运算放大器的反相输入端子的连接节点供给到上述位线。