[发明专利]一种半导体集成电路及其制造方法

摘要

本发明公开了一种包含位于同一衬底上的多个沟槽金属氧化物半导体场效应管和多个沟槽肖特基整流器的半导体集成电路的结构及其制造方法。该多个沟槽金属氧化物半导体场效应管具有沟槽式源体接触区，该多个沟槽肖特基整流器具有沟槽式阳极接触区。采用本发明所述结构的半导体集成电路可以保证沟槽金属氧化物半导体场效应管部分具有较低的开启电阻，以及保证沟槽肖特基整流器部分具有较低的前置电压和较小的反向漏电流。

主权项

一种半导体集成电路结构，包括水平地位于该半导体集成电路内不同区域的多个沟槽MOSFET和多个沟槽肖特基整流器，还包括：第一导电类型的衬底；第一导电类型的外延层，该外延层位于所述衬底之上，且该外延层的多数载流子浓度低于所述衬底；覆盖所述外延层上表面的绝缘层；每个所述沟槽MOSFET进一步包括：在所述外延层中的多个第一沟槽栅，每个该第一沟槽栅都衬有栅极氧化层并填充以掺杂的多晶硅层；第二导电类型的体区，位于所述外延层的上部分并位于每两个相邻的所述第一沟槽栅之间，所述体区包围所述第一沟槽栅；第一导电类型的源区，靠近所述体区的上表面并包围每个所述第一沟槽栅的上部分，所述源区的多数载流子浓度高于所述外延层；多个填充以金属插塞的沟槽式源体接触区，每个该沟槽式源体接触区穿过所述绝缘层、所述源区并延伸入所述体区；每个所述沟槽肖特基整流器进一步包括：多个位于所述外延层的第二沟槽栅，每个该第二沟槽栅都衬有栅极氧化层并填充以掺杂的多晶硅层，同时，每两个相邻的所述第二沟槽栅之间不存在所述源区和所述体区；多个填充以所述金属插塞的沟槽式阳极接触区，每个该沟槽式阳极接触区穿过所述绝缘层并延伸入每两个相邻的所述第二沟槽栅之间的所述外延层；肖特基势垒层，衬于每个所述沟槽式阳极接触区的沟槽和所述金属插塞之间；和漏极金属层，位于所述衬底的下表面，同时用作所述沟槽肖特基整流器的阴极金属层。