[发明专利]产生测试模式信号的设备和方法有效
| 申请号： | 201010216193.6 | 申请日： | 2010-07-02 |
| 公开（公告）号： | CN102110480A | 公开（公告）日： | 2011-06-29 |
| 发明（设计）人： | 尹泰植;石源雄 | 申请（专利权）人： | 海力士半导体有限公司 |
| 主分类号： | G11C29/12 | 分类号： | G11C29/12 |
| 代理公司： | 北京弘权知识产权代理事务所(普通合伙) 11363 | 代理人： | 郭放;黄启行 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种测试模式信号发生设备，包括：测试地址发生单元，被配置为将测试地址信号转换成脉冲信号并产生脉冲地址信号；脉冲地址分离单元，被配置为响应于脉冲地址信号产生转换的测试地址信号；以及测试模式发生块，被配置为响应于转换的测试地址信号产生测试模式信号。 | ||
| 搜索关键词： | 产生 测试 模式 信号 设备 方法 | ||
【主权项】：
一种测试模式信号发生设备，包括：脉冲地址发生单元，被配置为将测试地址信号转换成脉冲信号以产生脉冲地址信号；脉冲地址分离单元，被配置为响应于所述脉冲地址信号而产生转换的测试地址信号；以及测试模式信号发生单元，被配置为响应于所述转换的测试地址信号而产生测试模式信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司，未经海力士半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010216193.6/，转载请声明来源钻瓜专利网。
- 上一篇：电动汽车用阀控式密封铅酸蓄电池
- 下一篇：用于带有底切的注射模制品的脱模装置
- 同类专利
- 一种存储器读取速度测量电路-201810035251.1
- 唐明;马继荣 - 北京同方微电子有限公司
- 2018-01-15 - 2019-07-23 - G11C29/12
- 本发明提供一种存储器读出速度测量电路，所述测量电路包括读取操作电路、锁存器和二路选择器，其中，读取操作电路连接锁存器，二路选择器连接并控制锁存器，二路选择器内置内部定时信号、读取时钟和读取速度测试模式开关信号，读取操作电路读取存储器中的存储数据，并将所读取的存储数据传送给锁存器，锁存器锁存保持住所读取的存储数据。本发明在存储器内部增加一个二路选择器来控制存储器读出数据锁器，不仅实现保留原有的正常读取操作，还增加读取速度测试模式，仅通过调整存储器输入的读取时钟占空比就可以准确测量存储器的读取速度，而不受到芯片内部数据传输延时的干扰，能够精确、简单方便、低成本地实现存储器的读取速度的直接测量。
- 故障诊断电路-201610617098.4
- 王宏伟;L·莫利纳里 - 意法半导体研发(深圳)有限公司;意法半导体股份有限公司
- 2011-09-27 - 2019-07-19 - G11C29/12
- 本发明公开了一种故障诊断电路以及集成电路。该电路包括多路选择器与控制器。多路选择器用于接收多个地址信号，并响应于选择信号而将所述多个地址信号中的一个地址信号选择地输出至可寻址模块，所述可寻址模块具有一组可寻址单元。控制器用于生成所述多个地址信号中的第一地址信号以及所述选择信号，并响应于所述第一地址信号读出所述可寻址模块的输出。
- 可重配置电路及其解码器-201310564207.7
- 王岭;丁黄胜;章沙雁;张旺根 - 恩智浦美国有限公司
- 2013-08-19 - 2019-07-12 - G11C29/12
- 一种用于可重配置电路中用来解码数字脉冲的数字解码器，包括相位指示器模块，其具有耦接至参考脉冲输入和数据脉冲输入的输入。所述相位指示器模块具有定时信息输出，其提供指示在所述参考脉冲输入和所述数据脉冲输入上出现的脉冲的上升及下降沿的逻辑值。相位解码器模块具有耦接至所述定时信息输出的输入，并输出已解码的二进制数据值。在操作中，所述相位解码器模块将在所述定时信息输出处的所述逻辑值中的至少两个与表示施加至所述相位输入其中之一的脉冲的前沿及后沿的信号进行比较，从而确定在所述相位输入上的脉冲到达顺序序列，并从而提供所述已解码的二进制数据值。
- 芯片功能自动化测试方法、装置和计算机设备-201910233133.6
- 刘坚;冯元元;臧鑫 - 深圳忆联信息系统有限公司
- 2019-03-26 - 2019-07-05 - G11C29/12
- 本申请涉及一种芯片功能自动化测试方法、装置、计算机设备和存储介质，其中该方法包括：获取芯片功能自动化测试请求；根据所述芯片功能自动化测试请求对所述芯片上电并设置成boot启动；在所述芯片boot时，通过使用Uart/PCIE的方式加载测试程序；运行所述测试程序对芯片进行测试，得到对应的测试结果；通过脚本保存测试结果，并对测试结果进行自动分析生成测试报告。本发明通过自动化的方式来实现测试程序的测试和测试报告的分析，使整个芯片的测试过程都不要人工的参与，从而实现全自动化的芯片功能测试，提高效率，节约人力资源。
- 存储器电路及其测试方法-201810927467.9
- 王政治 - 新唐科技股份有限公司
- 2018-08-15 - 2019-06-28 - G11C29/12
- 本发明提供一种存储器电路及其测试方法。存储器电路包括多级非易失性存储器装置。第N级非易失性存储器装置包括逻辑存储器电路、非易失性存储元件、写电路以及读电路。逻辑存储器电路在正常模式中透过资料输入端接收外部资料并且在测试模式中透过测试输入端接收测试资料。写电路在写期间将测试资料或外部资料写入非易失性存储元件。读电路在读期间将储存于非易失性存储元件的经储存资料传送到逻辑存储器电路的输出端。
- 自修复器件-201310684632.X
- 沈荣辅 - 爱思开海力士有限公司
- 2013-12-13 - 2019-06-18 - G11C29/12
- 一种自修复器件，包括：阵列断裂电熔丝ARE阵列块，被配置成储存故障地址；ARE控制块，被配置成根据故障地址来控制熔丝组的修复操作、比较多个故障地址、以及确定故障状态；以及冗余块，被配置成储存故障地址的熔丝数据、比较输入地址与故障地址、以及控制行冗余操作和列冗余操作。
- 包括字线缺陷检测电路的存储器器件-201811309881.X
- 李在润;权俊秀;金炳秀;朴商秀;朴一汉;李宗勋 - 三星电子株式会社
- 2018-11-05 - 2019-05-21 - G11C29/12
- 一种存储器器件，可以包括：存储器单元阵列，包括存储器单元和连接到存储器单元的字线；时钟产生器，被配置为根据系统时钟信号来产生第一泵浦时钟信号；电荷泵，被配置为使用电源电压和第一泵浦时钟信号来提供泵浦电压信号；补偿电路，被配置为根据电源电压的变化补偿第一参考时钟信号的变化，并且提供补偿后的第一参考时钟信号；以及合格/失败(P/F)确定电路，被配置为通过在所述泵浦电压信号被提供给字线的同时，比较所述第一泵浦时钟信号与所述补偿后的第一参考时钟信号，来确定所述字线是否有缺陷。
- 字线控制电路装置以及半导体存储器-201821876360.8
- 张良 - 长鑫存储技术有限公司
- 2018-11-14 - 2019-05-07 - G11C29/12
- 本实用新型提供了一种字线控制电路装置，包括测试模式输入模块、行地址输入模块以及逻辑译码处理器，测试模式输入模块输出端和行地址输入模块的输出端连接至逻辑译码处理器的信号输入端，逻辑译码处理器的信号输出端与存储阵列的多条字线对应连接；测试模式输入模块用于接收测试模式信号，行地址输入模块用于接收多个行地址信号，逻辑译码处理器用于对多个行地址信号和测试模式信号进行逻辑及译码处理，生成行地址控制信号，行地址控制信号包括至少两位有效开启信号，用于控制非相邻的至少两条字线同时打开。排除了由于接触区断开或者阻抗太大对测试的影响，提高了测试的准确度。
- 包括用于检测字线缺陷的电路的存储装置及其操作方法-201811152590.4
- 李在润;权俊秀;金炳秀;金水龙;朴商秀;朴一汉;李康斌;李宗勋;崔那荣 - 三星电子株式会社
- 2018-09-29 - 2019-05-03 - G11C29/12
- 提供了一种包括用于检测字线缺陷的电路的存储装置及其操作方法。所述存储装置包括：存储单元阵列，其包括设置在衬底上的第一存储单元和位于第一存储单元上方的第二存储单元；连接到第一存储单元的第一字线和连接到第二存储单元的第二字线，第二字线设置在第一字线上方；以及字线缺陷检测电路，其被配置为在将第一电压施加到第一字线时监测泵激时钟信号的脉冲的数目以检测第一字线的缺陷。电压发生器被配置为当泵激时钟信号的脉冲的数目小于基准值时，将与第一电压不同的第二电压施加到第二字线以对第二存储单元进行编程。
- 一种测试存储器数据处理效率的方法及装置-201910178911.6
- 陈海波 - 深兰人工智能芯片研究院（江苏）有限公司;深兰科技（上海）有限公司
- 2019-03-11 - 2019-04-12 - G11C29/12
- 本申请提供了一种测试存储器数据处理效率的方法及装置，用于提高存储器数据处理效率测试的效率。该方法包括：向存储器写入第一数据，并在开始写入所述第一数据时计时，所述第一数据为当前待写入的数据；接收所述存储器发送的写数据反馈，并在接收到所述写数据反馈时获得第一时长；其中，所述写数据反馈用于表示所述第一数据已全部写入所述存储器中，所述第一时长用于表示将所述第一数据全部写入所述存储器所需的时间；根据所述第一时长和理论写数据时长，获得所述存储器的写数据效率；其中，所述理论写数据时长是指所述测试装置向所述存储器写入所述第一数据理论上所需的时长。
- 存储器测量电路的时钟电路及其设计方法-201610621836.2
- 周喆 - 上海华虹宏力半导体制造有限公司
- 2016-08-01 - 2019-04-09 - G11C29/12
- 本发明公开了一种存储器测量电路的时钟电路，第一和二时钟信号分别通过第一和二时钟路径连接到被测试存储器的地址端和时钟端；第一时钟路径包括第一组合逻辑单元电路和寄存器单元电路；第二时钟路径包括串联在一起的第二组合逻辑单元电路和等延时单元；第一和二组合逻辑单元电路的组成单元都为非时序逻辑单元且组成单元镜像结构，单元镜像结构为第一和二组合逻辑单元电路中的各非时序逻辑单元的数目、类型和连接关系分别相同；等延时单元用在第二时钟路径中补偿一个和寄存器单元电路相同的延时。本发明还公开了一种存储器测量电路的时钟电路的设计方法。本发明能第一和二时钟信号的同步性，从而能提高存储器的地址建立时间的测试精度。
- 支持多输入移位寄存器功能的输入输出电路及存储器件-201710906893.X
- 姜锡龙;尹元柱;柳慧承;李贤义;郑载勋 - 三星电子株式会社
- 2017-09-29 - 2019-04-05 - G11C29/12
- 输入‑输出电路包括接收电路和寄存器电路。接收电路通常在正常写入模式中和测试写入模式中根据正常写入协议进行操作。接收电路接收多个输入信号以生成多个锁存信号。寄存器电路在测试写入模式中基于锁存信号生成多个测试结果信号。输入‑输出电路可以根据正常写入路径和正常写入协议执行多输入移位寄存器(MISR)功能。由于在与正常写入操作相同的定时条件下执行MISR功能，因此可以有效地执行MISR功能而不考虑用于测试写入操作的附加定时调整。
- 闪存自检的方法、固态硬盘以及存储装置-201811183350.0
- 张吉兴 - 深圳大普微电子科技有限公司
- 2018-10-11 - 2019-03-29 - G11C29/12
- 本发明公开了一种闪存自检的方法、固态硬盘以及存储装置。该闪存自检的方法包括：检测是否触发闪存进行自检；若检测结果为触发闪存进行自检，则根据闪存的工作状态触发闪存进行自检。通过上述方式，本发明能够根据闪存的工作状态触发闪存进行自检，能够自适应调整自检，提前发现并消除滞留错误，满足主机对闪存进行读写操作的性能指标的同时，避免闪存产生滞留错误。
- 存储设备、存储设备的备电电路的自检方法和控制芯片-201610200526.3
- 余霄;陈冠;廖良 - 华为技术有限公司
- 2016-03-31 - 2019-03-19 - G11C29/12
- 本发明公开了一种存储设备、存储设备的备电电路的自检方法和控制芯片，属于备电技术领域。存储设备包括电性相连的备电电路和控制芯片；备电电路包括由N组相互并联的备电支路组成的备电支路阵列；控制芯片每隔一预设周期测量备电支路阵列的电容值，判断该电容值是否小于第一预设阈值，若是，则产生提示信息指示备电电路对存储设备进行有效供电的时长小于预设时长，通过在备电电路中设置由多组备电支路组成的备电支路阵列，并定期检测备电支路阵列的电容值，当其中部分备电支路发生短路时，能够及时对用户发出提醒，以便用户在备电电路完全失效之前采取必要的补助措施，从而提高备电电路的备电效果。
- 纠错码中的故障字线和故障位线信息-201810895060.2
- R·H·莫特瓦尼 - 英特尔公司
- 2018-08-08 - 2019-03-15 - G11C29/12
- 一个实施例提供了一种存储器控制器。该存储器控制器包括存储器控制器控制电路、缺陷图逻辑和纠错电路。存储器控制器电路用于从存储器设备读取码字。缺陷图逻辑用于至少部分地基于存储器设备图来识别码字中的每个位的相应字线(WL)和相应位线(BL)并且至少部分地基于缺陷图来确定任何识别的WL和/或任何识别的BL是否有故障。如果任何识别的WL和/或任何识别的BL有故障，则纠错电路用于配置解码操作。
- 包括测试焊盘的半导体集成电路-201410369837.3
- 李东郁 - 爱思开海力士有限公司
- 2014-07-30 - 2019-03-05 - G11C29/12
- 本发明提供一种半导体集成电路，包括测试输入/输出端口，其包括：测试焊盘；内部输入接口，其配置成通过该测试输入/输出端口响应外部信号以产生内部时钟、内部地址、内部命令、内部数据以及暂时储存数据；以及错误检测块，其配置成判断该内部数据和该暂时储存数据是否相同，并通过该端口的一个测试焊盘输出结果。该内部输入接口包括产生该内部数据的数据输入/输出块，且该数据输入/输出块包括暂时储存部，其将该内部数据储存为该暂时储存数据；数据输出部，其接收该暂时储存数据；以及数据输入部，其接收该数据输出部的输出，并将其输出为该内部数据。
- 内建自测试以及修复装置及方法-201380011981.3
- 本迪克·克莱韦兰;迪帕克·K·西克达尔;拉杰什·乔普拉;杰伊·帕特尔 - 默思股份有限公司
- 2013-01-08 - 2019-02-12 - G11C29/12
- 一种具有后台内建自测试BBIST的存储器装置包含：多个存储器块；存储器缓冲器，其用以暂时从所述多个存储器块中的一者卸载数据；及存储器块应力控制器，其用以在暂时将所述数据卸载于所述存储器缓冲器上时控制施加到所述存储器块中的所述一者的应力测试。所述应力测试针对所述多个所述存储器块中的所述一者中的错误进行测试。
- 半导体存储器装置-201410342200.5
- 宋清基 - 爱思开海力士有限公司
- 2014-07-17 - 2019-01-11 - G11C29/12
- 一种半导体存储器装置，包括：包括多个锁存器的锁存部，被配置成储存测试数据；控制信号发生部，被配置成响应于锁存器地址信号和第一数据输出模式信号而产生数据输出模式选择信号；以及输出电路，被配置成根据训练使能信号来操作以及响应于锁存器选择信号、数据输出模式选择信号和第二数据输出模式信号而产生通过所述多个锁存器中的每个锁存器输出的测试数据的至少子集。
- 系统化封装集合体-201821108716.3
- 不公告发明人 - 长鑫存储技术有限公司
- 2018-07-11 - 2019-01-08 - G11C29/12
- 本实用新型涉及一种系统化封装集合体，包括：动态存储器；非易失性存储器，用于存储针对动态存储器的加扰算法；以及逻辑处理器，与动态存储器和所述非易失性存储器相连接，用于产生测试信息，并根据非易失性存储器中的加扰算法对测试信息进行加扰，并将加扰后的测试信息发送给动态存储器；其中，动态存储器、非易失性存储器和逻辑处理器整合包装在同一封装体中。本实用新型可以改善SIP中存储器的内置测试，提高测试品质。
- 内建自测试引擎-201810840386.5
- 王燕;洪亮 - 上海华力集成电路制造有限公司
- 2018-07-27 - 2018-12-28 - G11C29/12
- 本发明涉及一种内建自测试引擎，涉及半导体集成电路技术，该内建自测试引擎包括第一子内建自测试引擎、第二子内建自测试引擎及一寄存器，所述寄存器连接所述第一子内建自测试引擎和所述第二子内建自测试引擎，所述第一子内建自测试引擎包括一接口，用于连接一存储器，所述第二子内建自测试引擎包括一接口，用于连接一存储器，以使该内建自测试引擎支持多种类型存储器及不同测试算法。
- 优化用于存储器修复的熔丝ROM-201480007687.X
- D·瓦拉达拉简;H·埃勒 - 德克萨斯仪器股份有限公司
- 2014-02-07 - 2018-12-14 - G11C29/12
- 一种集成电路(IC)(100)中的存储器修复系统，其优化用于存储器修复的熔丝ROM。IC包括多个存储器封装器(102)。每个存储器封装器(104、106、108、110、112、114)包括具有熔丝寄存器(124A‑F)的存储块(122A‑F)和旁路寄存器(126A‑F)。旁路寄存器具有旁路数据，其指示多个存储器封装器的有缺陷的存储器封装器。熔丝ROM控制器(140)耦合到多个存储器封装器。存储器旁路链(134)将多个存储器封装器中的旁路寄存器链接到熔丝ROM控制器。熔丝ROM控制器将旁路数据加载到存储器旁路链中。存储器数据链(132)将多个存储器封装器中的熔丝寄存器链接到熔丝ROM控制器。存储器数据链被重新配置为响应于存储器旁路链中已加载的旁路数据，链接多个存储器封装器的一组有缺陷的存储器封装器中的熔丝寄存器。
- 用在集成电路中的可扫描存储元件及相关联的操作方法-201480004861.5
- N·N·帕里克;P·蒂瓦里;A·杜贝 - 德克萨斯仪器股份有限公司
- 2014-01-21 - 2018-12-07 - G11C29/12
- 在一个示例实施例中，可扫描存储元件(200)包括输入电路(260)，其基于数据输入(D)和扫描输入(SD)在第一节点(278)处提供第一信号，其中扫描输入在功能模式中可以具有上拉逻辑。输入电路(260)包括：包括接收数据输入(D)的开关(262)和接收扫描使能输入(SCAN)的开关(264)的第一上拉路径(262,264)、包括接收扫描输入(SD)的开关(266)的第二上拉路径(266,268)、包括接收扫描使能输入(SCAN)的开关(270)和接收扫描输入(SD)的开关(272)的第一下拉路径(270,272)和包括接收数据输入(D)的开关(276)的第二下拉路径(274,276)。存储元件(200)包括经配置以响应于第一信号在第二节点(145)处提供第二信号的移位电路(150)，和扫描输出缓冲器(320)，其耦合至第二节点(145)并且经配置以响应于第二信号在扫描输出端子(310)处提供扫描输出(SQ)。
- 嵌入式存储器测试方法-201810697560.5
- 谢晋春;辛吉升 - 上海华虹宏力半导体制造有限公司
- 2018-06-29 - 2018-11-27 - G11C29/12
- 本发明公开了一种嵌入式存储器测试方法，包含：第1步，针对一个嵌入式存储器芯片，芯片上包含有多个容量相同的存储器；第2步，通过使用一个管脚PIN来定义是否对所有存储器操作；第3步，每个存储器的测试结果使用一个状态来表示；第4步，将所有存储器的最终测试结果输出到IO时，按照一个输出bit对应一个存储器的结果来定义输出。本发明针对包含有n个容量相同的存储器的芯片，其所有存储器的测试时间T基本同一个存储器的测试时间Tn差异不大，有效节省了测试时间，大大提高了测试效率。
- 存储器阵列中故障地址的数据结构及故障地址的编码方法-201510070780.1
- 曾士家;傅仁杰 - 光宝科技股份有限公司
- 2015-02-11 - 2018-11-27 - G11C29/12
- 一种存储器阵列中故障地址的数据结构及故障地址的编码方法。该存储器阵列中的故障地址的编码方法，该存储器阵列中一个页的容量以2m位为一个区段被区分为多个区段，该故障地址的编码方法包括：获得这些区段中的一第一区段内的N1个失效位的位置；产生(N1+1)位的一第一区段起始码；以及产生N1个m位的故障码接续于该第一区段起始码之后，用以指示该第一区段中N1个失效位的位置；其中，N1为大于或等于零的整数，且m为大于0的整数。
- EEPROM测试装置-201820028022.2
- 乔向洋;郭晶晶;荀文东 - 昆山龙腾光电有限公司
- 2018-01-08 - 2018-11-16 - G11C29/12
- 本申请公开了EEPROM测试装置，包括控制模块，所述控制模块连接待测EEPROM，还包括开关模块，选择多个供电电压之一；以及低压检测模块，与所述开关模块连接以接收选择的供电电压，与EEPROM连接，从而将所述供电电压提供给所述EEPROM以及获得反馈电压，与所述控制模块连接以提供所述反馈电压，其中，所述控制模块根据接收的所述反馈电压对所述EEPROM进行应答位测试，以产生测试结果通过控制信号输出至所述低压检测模块，所述开关模块按照电压从小到大的顺序依次选择所述多个供电电压。本实用新型提供的EEPROM测试装置通过增加低压检测模块完成了对EEPROM的供电测试，以及通过控制模块对待测EEPROM进行末地址读写的容量测试，提高了EEPROM测试装置对EEPROM功能测试的准确性、高效性。
- 数据处理-201711338051.5
- 马克·杰拉尔德·拉文;艾伦·杰瑞米·贝克尔 - ARM有限公司;安谋科技（中国）有限公司
- 2017-12-14 - 2018-11-02 - G11C29/12
- 本申请公开了数据处理。提供了一种数据处理设备，该数据处理设备包括：至少一个存储器，被配置用于存储数据；处理电路，用于访问该至少一个存储器中的数据；存储器内置自测(MBIST)电路，具有用于访问该至少一个存储器的接口，并且被配置用于执行用于测试该至少一个存储器的至少一个目标存储器单元的测试程序，该测试程序至少包括将测试数据写入目标存储器单元；以及诊断电路，用于响应于由该处理电路执行的处理操作来执行诊断程序以生成诊断数据；其中该MBIST电路被配置用于控制将由该诊断电路生成的诊断数据写入到包括该至少一个存储器的至少一部分的暂时保留的存储器区域中的存储器单元的操作。
- 嵌入式存储器测试系统-201310659144.3
- 拉古拉姆·达莫达兰;纳韦恩·布霍里亚;阿曼·科克拉迪 - 德州仪器公司
- 2013-12-09 - 2018-11-02 - G11C29/12
- 本发明涉及一种嵌入式存储器测试系统。本发明涉及一种用于测试嵌入式存储器的可编程内建自测试pBIST系统，其中所述存储器可在不同于所述pBIST的电压域的电压域下操作。使用多个缓冲寄存器及同步寄存器来避免由桥接所述各种电压域所需的电压移位器所引入的时间延迟而导致的亚稳条件。
- SRAM的IP地址建立时间的测量电路和方法-201610024754.X
- 钱一骏 - 上海华虹宏力半导体制造有限公司
- 2016-01-15 - 2018-10-26 - G11C29/12
- 本发明公开了一种SRAM的IP地址建立时间的测量电路，包括相同的第一和二SRAM；第一SRAM的数据和地址输入端都连接地址输入信号，时钟输入端连接第一时钟信号，数据输出端连接到第二SRAM的地址输入端；第二SRAM的数据输入端连接数据输入信号，时钟输入端连接第二时钟信号，数据输出端连接D触发器的D端；D触发器的时钟输入端连接第三时钟信号，Q端输出数据输出信号。利用第一和二时钟信号测量出包括SRAM延时的IP地址建立时间测量值；利用第二和第三时钟信号测量出SRAM延时；最后相减得到IP地址建立时间。本发明还公开了一种SRAM的IP地址建立时间的测量方法。本发明能提高测量的准确性。
- 相变存储器的测试方法-201410415020.5
- 李莹 - 中芯国际集成电路制造（上海）有限公司
- 2014-08-21 - 2018-10-23 - G11C29/12
- 本申请公开了一种相变存储器的测试方法，该测试方法包括以下步骤：读取相变存储器中的相变材料的相状态，并记为第一相态；向相变存储器施加第一组脉冲信号，设定第一组脉冲信号的信号幅度的参考上限值为Ka，设定第1次脉冲信号的信号幅度为Kb，并读取每次施加第一组脉冲信号之后的相变材料的相状态；向相变存储器施加信号幅度Kn＝Kb+c(n‑1)Kb的第n次脉冲信号，且如果Kn＜Ka且相变材料的相状态转变为第二相态，说明相变材料由第一相态转向第二相态的工作正常，如果Kn＞Ka且相变材料的相状态未转变为第二相态，说明相变材料由第一相态转向第二相态的工作不正常。该方法能够检测出相变存储器中的相转变工作是否正常。
- 相变存储单元测试结构及测试方法、相变存储器-201410314346.9
- 李莹;王蕾;詹奕鹏 - 中芯国际集成电路制造（上海）有限公司
- 2014-07-03 - 2018-10-19 - G11C29/12
- 本发明提供一种相变存储单元测试结构及测试方法、相变存储器，所述相变存储单元测试结构至少包括：字线、位线、源线、监测线、相变电阻和选通管；所述位线连接所述相变电阻的一端，所述相变电阻的另一端连接所述选通管的一端，所述选通管的另一端连接所述源线，其中，所述源线接地；所述字线连接所述选通管的控制端，所述监测线连接在所述相变电阻和所述选通管之间。本发明的相变存储单元测试结构，通过增设监测线，从而将相变存储单元测试结构分为了两个测试部分，结构简单，能够更加准确的进行擦电流测试，更好地表征相变存储器器件单元的电学和存储性能。
- 专利分类
