[发明专利]物体制造缺陷的应用方法有效
| 申请号： | 201010111580.3 | 申请日： | 2010-02-02 |
| 公开（公告）号： | CN102142355A | 公开（公告）日： | 2011-08-03 |
| 发明（设计）人： | 吕一云 | 申请（专利权）人： | 吕一云 |
| 主分类号： | H01L21/00 | 分类号： | H01L21/00;H01L21/66;G01R31/02;G01N21/88 |
| 代理公司： | 北京信慧永光知识产权代理有限责任公司 11290 | 代理人： | 王月玲;武玉琴 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种物体制造缺陷的应用方法，包括步骤如下：从一物体的制造过程取得一缺陷图像，缺陷图像包括一缺陷及缺陷周围的多个已制造出的电路图案；取得缺陷的坐标；取得物体的一设计规划图，设计规划图包括多个设计电路图案；调整缺陷图像及设计规划图的单位尺寸为一致；从缺陷图像中撷取出缺陷的轮廓；依据缺陷的坐标，将缺陷的轮廓叠置于设计规划图上；以及借助于分析缺陷的轮廓与设计电路图案的重叠情形，来判断缺陷是否在设计规划图上导致一断路错误或一短路错误。由此，物体的健康状况可在制造过程中监控，不用等到制造过程结束后才能得知。 | ||
| 搜索关键词： | 物体 制造 缺陷 应用 方法 | ||
【主权项】：
一种物体制造缺陷的应用方法，其特征在于，包括步骤如下：从一物体的制造过程取得一缺陷图像，该缺陷图像包括一缺陷及该缺陷周围的多个已制造出的电路图案；取得该缺陷的坐标；取得该物体的一设计规划图，该设计规划图包括多个设计电路图案；将该缺陷图像及该设计规划图的单位尺寸调整为一致；从该缺陷图像中撷取出该缺陷的轮廓；依据该缺陷的坐标，将该缺陷的轮廓叠置于该设计规划图上；以及借助于分析该缺陷的轮廓与所述这些设计电路图案的重叠情形，来判断该缺陷是否在该设计规划图上导致一断路错误或一短路错误。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于吕一云，未经吕一云许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010111580.3/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
