[发明专利]非易失性半导体存储器器件有效
申请号: | 200980126764.2 | 申请日: | 2009-07-01 |
公开(公告)号: | CN102089878A | 公开(公告)日: | 2011-06-08 |
发明(设计)人: | 福住嘉晃;田中启安;小森阳介;石月惠;鬼头杰;青地英明;胜又竜太;木藤大 | 申请(专利权)人: | 株式会社东芝 |
主分类号: | H01L21/8247 | 分类号: | H01L21/8247;H01L27/115;H01L29/788;H01L29/792 |
代理公司: | 中国国际贸易促进委员会专利商标事务所 11038 | 代理人: | 杜娟 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供了一种具有高可靠性电荷存储层的非易失性半导体存储器器件。多个绝缘薄膜和多个电极薄膜14被交替堆叠在衬底11上,并在其上设置了沿X方向延伸的多个选择栅电极17和沿Y方向延伸的多个位线BL。提供U形硅构件33,每一个构件均由穿过电极薄膜14和选择栅电极17、其上端连接到位线BL的多个硅柱31和连接置于对角位置的一对硅柱31的下部的连接构件32构成。每一层的电极薄膜14被针对各选择栅电极17划分。通过连接构件32相互连接的一对硅柱31穿过不同的电极薄膜14和不同的选择栅电极17。共同连接到一个位线BL的所有的U形硅构件33被共同连接到另一位线BL。 | ||
搜索关键词: | 非易失性 半导体 存储器 器件 | ||
【主权项】:
一种非易失性半导体存储器器件,包含:堆叠体,其中多个绝缘薄膜和多个电极薄膜被交替地堆叠;设置在堆叠体上的多个选择栅电极;设置在选择栅电极上的多个位线;穿过堆叠体和选择栅电极的多个半导体柱,其上端连接到位线;将一个半导体柱的下部与另一个半导体柱的下部相连接的连接构件;和设置在电极薄膜和半导体柱之间的电荷存储层,每一层的电极薄膜被针对每一选择栅电极划分,通过连接构件相互连接的一对半导体柱穿过彼此不同的电极薄膜和彼此不同的选择栅电极,并且,共同连接到一个位线的多个连接构件被共同连接到另一个位线。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社东芝,未经株式会社东芝许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200980126764.2/,转载请声明来源钻瓜专利网。
- 上一篇:可充电的蓄积电能的电池的热调节方法和装置
- 下一篇:用于开关装置的断路器
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造