[发明专利]半导体存储器有效
| 申请号： | 200910002207.1 | 申请日： | 2003-02-20 |
| 公开（公告）号： | CN101452738A | 公开（公告）日： | 2009-06-10 |
| 发明（设计）人： | 中村俊和;江渡聪;三代俊哉 | 申请（专利权）人： | 富士通微电子株式会社 |
| 主分类号： | G11C7/22 | 分类号： | G11C7/22;G11C11/4076;G11C11/406 |
| 代理公司： | 北京三友知识产权代理有限公司 | 代理人： | 李 辉 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体存储器。该半导体存储器包括：存储器内核；定时器，其从接收到外部访问信号开始测量预定时间，并且在经过所述预定时间之后输出访问请求信号，其中所述预定时间比内核操作时间长；边沿检测电路，其在检测到外部访问信号的转换边沿时输出转换测得信号，其中定时器响应于转换测得信号开始测量所述预定时间；重置电路，其与转换测得信号同步地产生用于重置定时器的重置信号；以及设置电路，其与转换测得信号同步地产生设置信号，该设置信号具有从产生重置信号开始的延迟，该设置信号启动定时器，其中重置电路响应于从定时器输出的访问请求信号产生重置信号。 | ||
| 搜索关键词： | 半导体 存储器 | ||
【主权项】：
1、一种半导体存储器，其包括：存储器内核，该存储器内核具有存储单元；定时器，该定时器从接收到外部访问信号开始测量预定时间，并且在经过所述预定时间之后输出访问请求信号，所述外部访问信号用于使所述存储器内核执行读取操作，所述访问请求信号用于使所述存储器内核进行操作，其中所述预定时间比内核操作时间长，该内核操作时间是所述存储器内核执行单个操作所花费的时间；边沿检测电路，该边沿检测电路在检测到所述外部访问信号的转换边沿时输出转换测得信号，其中所述定时器响应于所述转换测得信号开始测量所述预定时间；重置电路，该重置电路与所述转换测得信号同步地产生用于重置所述定时器的重置信号；以及设置电路，该设置电路与所述转换测得信号同步地产生设置信号，该设置信号具有从产生所述重置信号开始的延迟，该设置信号启动所述定时器，其中所述重置电路响应于从所述定时器输出的所述访问请求信号产生所述重置信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于富士通微电子株式会社，未经富士通微电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910002207.1/，转载请声明来源钻瓜专利网。
- 上一篇：用于在M核处理器上操作N核应用程序的虚拟机
- 下一篇：受保护计算环境
- 同类专利
- 半导体器件-201811445871.9
- 林尤莉;尹相植 - 爱思开海力士有限公司
- 2018-11-29 - 2019-10-29 - G11C7/22
- 一种半导体器件，包括：相位差检测电路，其被配置为通过检测时钟与选通信号的相位差来产生检测信号，所述检测信号与时钟同步地以选通信号的逻辑电平来产生，并且被配置为通过将选通信号延迟来产生写入时钟。该半导体器件还包括控制信号发生电路，其被配置为与写入时钟同步地储存检测信号，并被配置为输出所储存的检测信号作为控制信号。
- 用于时钟特性确定的设备及方法-201811597438.7
- P·迈尔;M·布罗克斯;W·A·什皮尔克;M·阿尔瓦雷斯冈萨雷斯;C·萨洛布拉纳加西亚;A·施奈德 - 美光科技公司
- 2018-12-26 - 2019-10-25 - G11C7/22
- 本申请案涉及用于时钟特性确定的设备及方法。一种方法包含：同时使存储器的多个存储器装置中之每一者的若干个时钟特性变化；针对所述若干个时钟特性的每一变化而确定所述存储器的适应度；基于针对所述若干个时钟特性的特定变化而确定的所述存储器的所述适应度而选择所述特定变化；改变所述多个存储器装置中的每一者中的对应于所述特定变化的设定以产生所述若干个时钟特性的额外变化；及针对所述额外变化而确定所述存储器的适应度。
- 存储装置和操作存储系统的方法-201510451618.4
- 朴贤国;李永宅;边大锡;尹治元 - 三星电子株式会社
- 2015-07-28 - 2019-10-25 - G11C7/22
- 提供了一种操作存储系统的方法和一种存储装置，所述存储系统包括在存储单元阵列中共同连接到第一信号线的存储单元，所述方法包括下述步骤：根据单元区域来划分存储单元；以及利用从多个读取参考中选择的并且分别与每个单元区域对应的读取参考来对设置在每个单元区域中的存储单元独立地执行读取操作。
- 存储器控制电路及存储器-201610178464.0
- 张勇 - 上海华虹宏力半导体制造有限公司
- 2016-03-25 - 2019-10-22 - G11C7/22
- 一种存储器控制电路及存储器，所述存储器控制电路包括源线选通管和字线选通管，所述字线选通管连接存储单元，所述源线选通管经由局部源线连接所述存储单元，所述存储器控制电路还包括补偿单元，所述补偿单元适于在读操作时，对所述局部源线进行放电，以降低所述局部源线的电压。本发明技术方案通过设置补偿单元，降低了局部源线在读操作时的电压，增大了局部字线和局部源线之间压差，存储单元电流增大，地址输入到数据输出所需要的读时间变短，从而提高了存储器的读速度。
- 用于控制半导体存储器件的保持裕度的方法和系统-201811462061.4
- L.K.普卢鲁;A.古普塔 - 三星电子株式会社
- 2018-11-30 - 2019-10-11 - G11C7/22
- 本文中的实施例公开了一种用于控制半导体存储器件中的保持裕度的系统。该系统包括通信地耦合到至少一个延迟逻辑电路、锁存时钟发生器和锁存电路的可编程RC网络。使用跨半导体存储器件的列和行中的至少一个放置的导线和逻辑电路的组合来引起与时钟路径相关联的延迟。使用跨半导体存储器件的列和行中的至少一个路由的导线、负载单元中的至少一个和延迟逻辑电路中的至少一个的组合来引起与数据路径相关联的延迟。该系统被配置为基于与数据路径相关联的延迟和与时钟路径相关联的延迟来控制保持裕度。
- 使用通过TSV发送的控制信号对数据进行采样的存储器装置-201910249322.2
- 金昭映;吴凛;李海硕 - 三星电子株式会社
- 2019-03-29 - 2019-10-11 - G11C7/22
- 公开了一种使用通过TSV发送的控制信号对数据进行采样的存储器装置。所述存储器装置的存储器裸片包括：第一先进先出(FIFO)电路，对从存储器单元阵列输出的数据进行采样，并基于从缓冲器裸片发送的控制信号通过第一硅通孔将数据输出至缓冲器裸片。所述存储器装置的缓冲器裸片包括：第二FIFO电路，基于通过第二硅通孔从存储器裸片发送的控制信号来对从第一FIFO单元输出的数据进行采样；校准电路，基于从缓冲器裸片到第一FIFO电路以及从第一FIFO电路到第二FIFO电路的路径的延迟来生成延迟码；以及延迟控制电路，基于读取命令和延迟码生成通过第三硅通孔发送至存储器裸片的控制信号。
- 一种写时钟延迟调整方法及电路-201910577415.8
- 李乾男 - 西安紫光国芯半导体有限公司
- 2019-06-28 - 2019-10-08 - G11C7/22
- 为了解决现有GDDR6的写时钟到时钟校准方式会导致写时钟周期丢失从而造成校准结果错误的技术问题，本发明提供了一种写时钟延迟调整方法及电路。本发明采用时钟门控单元来关掉相位调整时的写时钟信号，在相位调整完成后再重新使能写时钟信号，关掉写时钟信号的周期数目在quad data rate(写时钟)模式下是2的整数倍，在double data rate(写时钟)模式下是4的整数倍，不会出现小于写时钟信号半周期的脉宽，避免了由于脉宽变窄而导致GDDR6的接收端无法识别脉宽的情况发生，并且能够保证恢复写时钟信号后，分频器相位与之前相同，edc反馈结果不会出现错误，校准结果准确可信。
- 一种DDRPHY延迟电路结构-201920458525.8
- 李华东;徐军;董建国;段霆;袁庆 - 深圳忆联信息系统有限公司
- 2019-04-02 - 2019-09-24 - G11C7/22
- 本实用新型公开了一种DDRPHY延迟电路结构，包括输入端口，与所述输入端口连接的延迟结构，及与所述延迟结构连接的输出端口；所述延迟结构包括与所述输入端口和输出端口连接的延迟单元，所述输入端口，输出端口与延迟单元之间均设有一个或一个以上的反向器。本实用新型在延迟结构中使用反向器，使得信号不会朝着一个方向偏移，提供相应延迟的同时，解决了时钟偏斜，保证信号的占空比在50％，更好地满足需求。
- 具有时钟共享的半导体封装件-201811188969.0
- 全成桓 - 三星电子株式会社
- 2018-10-12 - 2019-07-23 - G11C7/22
- 提供了一种具有时钟共享的半导体封装件，该半导体封装件适用于具有低功耗特性的电子系统。该半导体封装件包括：下封装件，包括下封装基底和安装在下封装基底上的存储器控制器；上封装件，堆叠在下封装件上，并包括上封装基底和安装在上封装基底上的存储器装置；以及多个竖直互连件，将下封装件电连接到上封装件。半导体封装件被配置为使存储器控制器输出用于作为存储器控制器与存储器装置之间的独立数据接口的通道的第一数据时钟信号，使第一数据时钟信号分支，并向存储器装置提供分支的第一数据时钟信号。
- 用于多区块存储器的接口电路-201910015369.2
- 蔡官烨;李炯权 - 三星电子株式会社
- 2019-01-08 - 2019-07-16 - G11C7/22
- 本申请提供一种用于多区块存储器的接口电路。所述电路包括：第一延迟线电路，其通过延迟第二数据选通来产生第一数据选通，以使得所述第一数据选通的边沿在第一时间间隔中对齐；以及采样电路，其在所述第一数据选通的边沿对所述第一数据信号采样，其中，多个数据信号包括所述第一数据信号和所述第二数据信号，其中所述多个数据信号的时序从参考数据选通的参考时序偏离多个时长，其中，所述第一数据信号从所述参考时序偏离所述多个时长中的第一时长，并且其中，所述第二数据选通的边沿在第二时间间隔中对齐，其中，所述第二数据信号的时序从所述参考时序偏离所述多个时长中的最短时长。
- 支持时钟间的对准、训练的存储系统和设备及操作方法-201811471990.1
- 姜东锡;金炳喆 - 三星电子株式会社
- 2018-12-04 - 2019-07-12 - G11C7/22
- 一种存储设备执行包括多个循环操作的第一训练以对准从存储器控制器接收的主时钟信号和数据时钟信号。一种操作存储设备的方法包括生成指示基于主时钟信号与数据时钟信号的频率比而设置的分割比的分割比信息，并将分割比信息发送到存储器控制器以执行第一训练。第一循环操作包括：从存储器控制器接收基于分割比信息生成的第一相位控制信息；基于分割比分割数据时钟信号以生成分割数据时钟信号；基于第一相位控制信息从多个相位中选择第一相位；生成从分割数据时钟信号移位了第一相位的第一比较目标时钟信号；将第一比较目标时钟信号的相位与主时钟信号的相位进行比较；以及将第一相位比较结果发送到存储器控制器。
- 半导体器件-201910001696.2
- 徐在禹;辛英洙;郑晋旭 - 三星电子株式会社;韩国科学技术院
- 2019-01-02 - 2019-07-09 - G11C7/22
- 公开一种半导体器件。所述半导体器件可包括：时钟驱动器，包括均在第一方向上延伸的第一栅极线、第二栅极线、第三栅极线和第四栅极线，第一栅极线、第二栅极线均被配置为接收时钟信号，第三栅极线和第四栅极线均被配置为接收反相时钟信号；主锁存器电路，与第一栅极线和第三栅极线叠置，使得主锁存器电路从第一栅极线接收时钟信号并且从第三栅极线接收反相时钟信号；从锁存器电路，与第二栅极线和第四栅极线叠置，使得从锁存器电路从第二栅极线接收时钟信号并且从第四栅极线接收反相时钟信号。
- 用于存储器的自适应写入辅助的设备-201480074871.6
- G·K·沙曼纳;S·鲁苏;E·A·卡尔;Z·郭 - 英特尔公司
- 2014-03-05 - 2019-07-05 - G11C7/22
- 描述了一种设备，其包括：存储器；第一功率供应节点，其接收第一功率供应；第二功率供应节点，其耦合至所述存储器，以为所述存储器提供第二功率供应；电路，其耦合至所述第一功率供应节点和所述第二功率供应节点，所述电路能够操作用于通过自适应地调整写入辅助脉冲的信号特性而对所述第二功率供应的下垂进行动态调制。
- 包括延迟锁定环的存储装置及该存储装置的操作方法-201811463902.3
- 田周鄠;郑汉基;崔训对 - 三星电子株式会社
- 2018-12-03 - 2019-06-18 - G11C7/22
- 提供了包括延迟锁定环的存储装置及该存储装置的操作方法。该存储装置包括：延迟锁定环，所述延迟锁定环生成用于在作为正常操作模式的第一操作模式下延迟参考时钟的第一代码，生成用于在作为刷新模式的第二操作模式下延迟参考时钟的第二代码，以及依据第一操作模式和第二操作模式中的一个，响应于第一代码和第二代码中的一个来延迟参考时钟；以及数据输出电路，所述数据输出电路使用经延迟的参考时钟来输出数据选通信号(DQS)。
- 存储器装置及针对潜伏控制操作存储器装置的方法-201811338678.5
- 田周鄠;郑汉基;崔训对 - 三星电子株式会社
- 2018-11-12 - 2019-05-17 - G11C7/22
- 一种存储器装置和用于潜伏控制的操作方法，其中，在初始化模式下，划分具有第一频率的源时钟信号，以提供用作延迟锁相环电路的输入的分频时钟信号，分频时钟信号具有小于第一频率的第二频率。可执行锁定操作，以将分频时钟信号与反馈时钟信号对齐，其中通过经延迟锁相环电路延迟分频时钟信号来产生反馈时钟信号。在完成锁定操作之后，测量延迟锁相环电路的环路延迟。通过在初始化模式下利用分频时钟信号测量环路延迟来有效地执行潜伏控制。
- 具有内部读取-修改-写入操作的存储部件-201480042800.8
- F·韦尔;T·沃吉尔桑 - 拉姆伯斯公司
- 2014-09-23 - 2019-05-07 - G11C7/22
- 一种存储部件包括：存储体；以及命令接口，用于接收读取‑修改‑写入命令，具有表示存储体中的位置的相关联的读取地址并且在从接收读取‑修改‑写入命令的时间开始发生可调的延迟周期之后从由读取地址表示的存储体中的位置访问读取数据或者重叠多个读取‑修改‑写入命令。存储部件还包括：数据接口，用于接收与读取‑修改‑写入命令相关联的写入数据；以及错误校正电路，用于将接收的写入数据与读取数据合并以形成合并数据并将合并数据写入由读取地址表示的存储体中的位置。
- DDR控制参数的优化方法及装置-201611055270.8
- 周导;陈世雷;李洋;徐涛;莫增涛 - 上海顺久电子科技有限公司
- 2016-11-25 - 2019-04-30 - G11C7/22
- 本发明实施例提供一种DDR控制参数的优化方法及装置，其中，该方法根据DDR读写过程受到控制参数影响的这个特性，通过预先在DDR中定义一个验证参数，然后再在控制参数的不同取值下，对验证参数的值进行读写，并在验证参数的值发生变化即读写过程发生错误时获取控制参数的多个取值，从而根据该些取值即可获得DDR读写正常时，控制参数的取值范围。进而将该取值范围中的最优值配置给控制参数即可实现控制参数的优化，从而有效的解决了DDR控制参数的经验值不够准确，而现有技术又无法对其进行优化配置的问题。
- 用于将命令提供到数据块的命令路径、设备及方法-201610693872.X
- 文卡特拉哈万·布林艾维贾亚拉加万 - 美光科技公司
- 2012-03-05 - 2019-04-02 - G11C7/22
- 本发明涉及用于将命令提供到数据块的命令路径、设备及方法。在实例性命令路径中，命令接收器经配置以接收命令，且命令缓冲器耦合到所述命令接收器且经配置以接收所述命令并提供经缓冲命令。命令块耦合到所述命令缓冲器以接收所述经缓冲命令。所述命令块经配置以响应于时钟信号而提供所述经缓冲命令且进一步经配置以将延迟添加到所述经缓冲命令，所述延迟至少部分地基于移位计数。命令树耦合到所述命令块以接收所述经缓冲命令且经配置以将所述经缓冲命令分配给数据块。
- 能通过各种路径输入信号的层叠半导体装置和半导体系统-201410578397.2
- 边相镇;高在范;丘泳埈 - 爱思开海力士有限公司
- 2014-10-24 - 2019-03-19 - G11C7/22
- 一种半导体装置包括控制信号接收部。控制信号接收部可以通过从层叠芯片测试部、控制信号接口部和测试设置部之中的一个接收命令信号和地址信号来设置与存储器芯片的操作有关的信息。
- 时钟生成和延迟架构-201380068287.5
- E.H.布伊扬 - 桑迪士克科技有限责任公司
- 2013-10-25 - 2019-02-05 - G11C7/22
- 本公开提供了用于生成基准时钟信号并基于该基准时钟信号延迟接收的时钟信号的电路、设备、系统和方法的示例。在一个实现方式中，电路包括配置为生成控制信号的控制块。该电路包括配置为生成基准时钟信号的振荡器。振荡器包括多个延迟元件，每个延迟元件配置为接收控制信号并且基于该控制信号在基准时钟信号中引入延迟。振荡器的延迟元件被布置为生成基准时钟信号。该电路还包括配置为接收时钟信号并且生成延迟的时钟信号的延迟块。该延迟块包括一个或多个延迟元件，每个延迟元件配置为接收控制信号并且基于该控制信号在该时钟信号中引入延迟。
- 一种兼具伊辛计算和随机存储访问功能的装置及系统-201810942929.4
- 陈虎;吕思懿;万江华;汪东 - 湖南毂梁微电子有限公司
- 2018-08-17 - 2019-01-04 - G11C7/22
- 本发明公开一种兼具伊辛计算和随机存储访问功能的装置及系统，该装置包括相互连接的自旋计算节点单元以及模式控制器，模式控制器控制在伊辛计算模式时，由自旋计算节点单元执行自旋计算，在随机存储访问模式时，由自旋计算节点单元中存储器作为随机存储器进行数据读写。本发明具有结构简单紧凑、成本低、能够兼具伊辛计算和随机存储访问功能，硬件利用率高以及功耗低等优点。
- 差分激励电路-201510288731.5
- 權彞振;倪昊;赵子鉴;程昱 - 中芯国际集成电路制造(上海)有限公司
- 2015-05-29 - 2018-10-16 - G11C7/22
- 一种差分激励电路，所述差分激励电路包括：所述电源发生器，适于产生基准电压信号；所述阶跃式电压发生装置，与所述电源发生器耦接，适于采用电压脉冲信号调制出与所述基准电压信号对应的阶跃式电压信号并输出。上述的方案可以简化差分激励电路的结构。
- 半导体器件及其操作方法-201410022737.3
- 玉成华 - 爱思开海力士有限公司
- 2014-01-17 - 2018-09-28 - G11C7/22
- 一种半导体器件包括：流水线锁存器单元，其包括多个写入流水线并且适用于锁存数据；以及控制单元，适用于基于空闲信号来控制写入流水线中的至少一个写入流水线。
- 一种调整频率的方法、片上系统及终端-201610200273.X
- 黄涛 - 华为技术有限公司
- 2016-03-31 - 2018-09-21 - G11C7/22
- 本申请实施例公开了一种调整频率的方法、片上系统和终端，本申请实施例在对DDR存储器的访问带宽需求发生变化时，通过CPU生成对DDR接口的第一调频请求，调整DDR接口的工作频率，由于调整DDR接口的工作频率时，是按照预先确定的每次调整所述展频时钟生成器的调频系数的调整量和相邻两次调整的间隔时间，渐变调整DDR接口的工作频率，保证了DDR接口中的DLL、展频时钟生成器内的锁相环不失锁，使得DDR存储器在DDR接口调频期间仍能够继续访问，保障了系统性能。
- 低噪声低参考毛刺的倍频延迟锁定环-201380035469.2
- E·特洛弗茨 - 高通股份有限公司
- 2013-06-20 - 2018-09-21 - G11C7/22
- 公开了一种延迟锁定环(DLL)电路，该延迟锁定环电路能生成具有是输入振荡信号的整数倍的频率的输出振荡信号。该DLL包括相位检测器、电荷泵以及压控振荡器(VCO)。该相位检测器响应于参考信号和反馈信号之间的相位差生成UP控制信号和DN控制信号。电荷泵响应于UP控制信号和DN控制信号生成控制电压。VCO响应于该控制电压来调整输出振荡信号的频率，响应于输入振荡信号来生成参考信号，并且响应于输出振荡信号来生成反馈信号。
- 灵活DLL（延迟锁相环）校准-201680069525.8
- S.奎瓦米;M.阿伦;R.孙达拉姆 - 英特尔公司
- 2016-11-23 - 2018-07-17 - G11C7/22
- 存储器设备根据为存储器设备配置的DLL（延迟锁相环）校准模式来执行DLL校准。主机控制器可以基于存储器设备的操作状况来配置校准模式。存储器设备包括输入/输出（I/O）接口电路和被耦合以控制I/O接口的I/O时序的延迟锁相环（DLL）电路。存储器设备的控制电路根据DLL校准模式来选择性地启用和禁用DLL校准。当被选择性地启用时，DLL校准要以由DLL校准模式标识的时间间隔进行操作，并且当被选择性地禁用时，DLL校准要停止或制止DLL校准操作。
- 具有确定的时间窗口的存储器装置-201710177075.0
- 许国原;林松杰 - 台湾积体电路制造股份有限公司
- 2017-03-23 - 2018-06-05 - G11C7/22
- 一种存储器装置包括：存储器阵列，包括用以存储数据位的至少一个位单元；跟踪电路，耦合至所述存储器阵列，并用以响应于时钟信号的第一时序边沿来提供使能信号，其中所述使能信号模仿在所述存储器阵列中传播的电信号路径；以及控制逻辑电路，包括耦合至所述跟踪电路的时序控制引擎，其中所述时序控制引擎用以在所述时钟信号的第二时序边沿与所述使能信号的第三时序边沿之间选择较快的时序边沿来终止所述位单元的正在进行的操作。
- 半导体系统-201410008666.1
- 玄相娥;李铉雨 - 爱思开海力士有限公司
- 2014-01-08 - 2018-05-01 - G11C7/22
- 一种半导体系统，包括控制器；以及半导体器件，可以通过单个输入/输出焊盘与控制器通信信号。半导体器件包括自供电发生块，可以响应于通过单个输入/输出焊盘从控制器输入的第一信号来产生驱动电压，以及在驱动电压超过设定电压时产生启动信号；状态机块，可以响应于启动信号来检测通过单个输入/输出焊盘从控制器输入的第二信号的脉冲宽度，以及可以响应于脉冲宽度来产生命令和数据；以及数据输出块，可以响应于命令而将数据转换成与数据对应的电流电平的第三信号，以及通过单个输入/输出焊盘将第三信号输出给控制器。
- 半导体器件及其操作方法-201410003652.0
- 朴成济 - 爱思开海力士有限公司
- 2014-01-03 - 2018-05-01 - G11C7/22
- 一种半导体存储器件包括存储器单元；页缓冲器，所述页缓冲器包括第一开关器件和第二开关器件以及第一感测锁存单元和第二感测锁存单元，第一开关器件和第二开关器件共同耦接到经由位线与存储器单元耦接的感测节点，第一感测锁存单元和第二感测锁存单元分别经由第一开关器件和第二开关器件与感测节点耦接；以及控制逻辑，所述控制逻辑适用于在验证操作期间当存储器单元的阈值电压经由位线反映在感测节点上时分别将第一感测信号和第二感测信号传送至第一开关器件和第二开关器件。第一开关器件和第二开关器件分别响应于第一感测信号和第二感测信号而导通或关断，以及由第一感测锁存单元和第二感测锁存单元来感测数据。
- 一种同步接口的SRAM设计方法-201610589548.3
- 王洪 - 北京迪文科技有限公司
- 2016-07-20 - 2018-01-30 - G11C7/22
- 本发明涉及数据传输领域，特别涉及静态随机存取存储器作为媒介的数据传输领域。本发明提供一种同步接口的SRAM设计方法，它大大缩减了SRAM的引脚数量，缩小了实现同样功能的SRAM的面积。本发明主要包括以下部分首先，SRAM的接口为同步接口，内置CLK以及PLCK两个时钟周期。其次，在程序时钟周期下设垂直同步(帧同步)，水平同步(行同步)。再者，对所有的数据区都保持可读的状态，同时，所有的数据区间隔着保持可写的状态，即保留一些数据区为无效区，直接略过，保证足够的空间进行数据阅读状态。
- 专利分类
