[发明专利]非易失性半导体存储器件有效

专利信息
申请号: 200810161780.2 申请日: 2008-09-26
公开(公告)号: CN101399291A 公开(公告)日: 2009-04-01
发明(设计)人: 安田直树 申请(专利权)人: 株式会社东芝
主分类号: H01L29/792 分类号: H01L29/792;H01L29/51;H01L27/115
代理公司: 中国国际贸易促进委员会专利商标事务所 代理人: 屠长存
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种非易失性半导体存储器件,包括在第一绝缘膜上的电荷存储层,设置在电荷存储层上、由多个层形成的第二绝缘膜,以及在第二绝缘膜上的控制栅极。该第二绝缘膜包括设置在电荷存储层上方的底层(A)、设置在控制栅极下方的顶层(C)、以及设置在底层(A)与顶层(C)之间的中间层(B)。中间层(B)具有比底层(A)和顶层(C)两者更高的势垒高度和更低的介电常数。中间层(B)的平均配位数比顶层(C)的平均配位数和底层(A)的平均配位数都小。
搜索关键词: 非易失性 半导体 存储 器件
【主权项】:
1. 一种非易失性半导体存储器件,包括:在半导体衬底上的彼此分开的源极/漏极层;在源极/漏极层之间的沟道;在沟道上的第一绝缘膜;在第一绝缘膜上的电荷存储层;设置在电荷存储层上、由多个层形成的第二绝缘膜;以及在第二绝缘膜上的控制栅极,其中该第二绝缘膜包括设置在电荷存储层上方的底层(A)、设置在控制栅极下方的顶层(C)、以及设置在底层(A)与顶层(C)之间的中间层(B),中间层(B)具有比底层(A)和顶层(C)两者更高的势垒高度和更低的介电常数,以及中间层(B)的平均配位数比顶层(C)的平均配位数小,中间层(B)的平均配位数比底层(A)的平均配位数小。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社东芝,未经株式会社东芝许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200810161780.2/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top