[发明专利]内埋半导体组件的封装工艺及封装结构

摘要

一种内埋半导体组件的封装工艺及封装结构，由至少一绝缘层与基板相堆栈，并压合一第三金属层于绝缘层之上，以使半导体组件可内埋于绝缘层中。基板具有一基层、一第一线路层、一第二线路层以及贯通基层并电性连接第一线路层以及第二线路层的至少一第一导通结构。此外，第三金属层可经由图案化而形成具有多个第三接垫的第三线路层。

主权项

1、一种内埋半导体组件的封装工艺，包括：提供一基板，该基板具有一基层、一第一金属层、一第二金属层以及贯通该基层并电性连接该第一金属层以及该第二金属层的至少一第一导通结构，该第一金属层位于该基层的一第一表面，而该第二金属层位于该基层的一第二表面；图案化该第一金属层，以形成具有多个第一接垫的一第一线路层；对该第一线路层、第二金属层以及该第一导通结构进行粗化处理，以形成一粗化层；配置一半导体组件于该第一线路层上，并与所述多个第一接垫电性连接；覆盖至少一绝缘层于该基层的该第一表面，并压合一第三金属层于该绝缘层上，以使该半导体组件内埋于该绝缘层中；形成多个贯通该绝缘层以及该第一线路层并电性连接该第二金属层以及该第三金属层的至少一第二导通结构；图案化该第二金属层，以形成具有多个第二接垫的一第二线路层；以及图案化该第三金属层，以形成具有多个第三接垫的一第三线路层。