[发明专利]内埋半导体组件的封装工艺及封装结构

说明书

技术领域

本发明是有关于一种半导体封装工艺，且特别是有关于一种内埋半导体组件的封装工艺及封装结构。

背景技术

请参考图1，公知具有凹穴的芯片封装结构100主要包括一承载器110、一第一芯片120、一第二芯片130以及一封胶体140。承载器110通常由一基板111与一散热片112所组成。基板111具有一上表面113、一下表面114及一开口115，而散热片112贴附至基板111的下表面114，使得基板111的开口115形成可容置芯片的凹穴。基板111的上表面113设置有多个第一接垫116与多个第二接垫117。第一芯片120以多条第一导线150与第一接垫116电性连接，而第二芯片130贴附于第一芯片120上，并由多条第二导线160与第二接垫117电性连接。封胶体140覆盖于第一芯片120与第二芯片130上，并密封所述多个第一导线150与第二导线160。

值得注意的是，第一接垫116与第二接垫117均配置于基板111的同一表面，因此第一导线150与第二导线160的打线高度必须精密控制，以避免第一导线150与第二导线160因打线位置相近或密封封胶体时模流冲线而造成短路。因外，第二芯片130的高度高于基板111的上表面且第二导线160的打线高度过于突出，使得芯片封装结构100的厚度相对增加。

发明内容

本发明的目的在于提供一种内埋半导体组件的封装工艺及封装结构，其由线路板与多个绝缘层相堆栈，并压合一第三金属层于绝缘层上，以使半导体组件可内埋于凹穴。且适用于内埋及承载多个半导体组件于绝缘层的凹穴中及绝缘层上方的线路层上，并可应用在多芯片封装的堆栈结构(package on package，POP)中。

为实现上述目的，本发明提供的内埋半导体组件的封装工艺，包括：

提供一基板，该基板具有一基层、一第一金属层、一第二金属层以及贯通该基层并电性连接该第一金属层以及该第二金属层的至少一第一导通结构，该第一金属层位于该基层的一第一表面，而该第二金属层位于该基层的一第二表面；

图案化该第一金属层，以形成具有多个第一接垫的一第一线路层；对该第一线路层、第二金属层以及该第一导通结构进行粗化处理，以形成一粗化层；

配置一半导体组件于该第一线路层上，并与所述多个第一接垫电性连接；

覆盖至少一绝缘层于该基层的该第一表面，并压合一第三金属层于该绝缘层上，以使该半导体组件内埋于该绝缘层中；

形成多个贯通该绝缘层以及该第一线路层并电性连接该第二金属层以及该第三金属层的至少一第二导通结构；

图案化该第二金属层，以形成具有多个第二接垫的一第二线路层；以及

图案化该第三金属层，以形成具有多个第三接垫的一第三线路层。

所述的内埋半导体组件的封装工艺，其中，进行粗化处理之前，还包括形成一抗氧化层于所述多个第一接垫上。

所述的内埋半导体组件的封装工艺，其中，该抗氧化层的材质包括有机保焊剂或镍金。

所述的内埋半导体组件的封装工艺，其中，还包括形成一第一焊罩层于该第二线路层上，并显露所述多个第二接垫。

所述的内埋半导体组件的封装工艺，其中，还包括形成一第一保护层于所述多个第二接垫上。

所述的内埋半导体组件的封装工艺，其中，还包括形成多个焊球于所述多个第二接垫上。

所述的内埋半导体组件的封装工艺，其中，还包括形成一第二焊罩层于该第三线路层上，并显露所述多个第三接垫。

所述的内埋半导体组件的封装工艺，其中，还包括形成一第二保护层于所述多个第三接垫上。

所述的内埋半导体组件的封装工艺，其中，该半导体组件为芯片，该芯片具有多个与所述多个第一接垫电性连接的凸块。

所述的内埋半导体组件的封装工艺，其中，所述多个绝缘层为半固化的树脂片。

本发明提供的内埋半导体组件的封装结构，包括：

一线路板，具有一基层、一第一线路层、一第二线路层以及贯通该基层并电性连接该第一线路层以及该第二线路层的至少一第一导通结构，该第一线路层位于该基层的一第一表面，而该第二线路层位于该基层的一第二表面，其中该第一线路层的部分线路具有一粗化层；

一半导体组件，配置于该线路板上，并与该第一线路层电性连接；

至少一绝缘层，覆盖于该线路板以及该半导体组件上；以及

一第三线路层，配置于该绝缘层上。