[发明专利]时钟控制方法及其控制电路无效
| 申请号： | 200710139979.0 | 申请日： | 1999-06-14 |
| 公开（公告）号： | CN101106370A | 公开（公告）日： | 2008-01-16 |
| 发明（设计）人： | 佐伯贵范 | 申请（专利权）人： | 恩益禧电子股份有限公司 |
| 主分类号： | H03K5/13 | 分类号： | H03K5/13;H03K5/135;G06F1/10 |
| 代理公司： | 中原信达知识产权代理有限责任公司 | 代理人： | 关兆辉;陆锦华 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供降低抖动的时钟控制电路及其控制方法。至少配有一个平均化电路，该电路相对于由第一和第二输入端输入的第一和第二信号，生成具有内分所述第一和第二信号时间差的时间差信号，并从输出端输出，在所述平均化电路的第一和第二输入端上，输入第一和第二时钟信号，生成将所述第一和第二时钟信号脉冲间的时间差平均化的时钟。 | ||
| 搜索关键词： | 时钟 控制 方法 及其 控制电路 | ||
【主权项】：
1.一种时钟控制电路，该时钟控制电路是由输入的外部时钟生成内部时钟的半导体集成电路装置的时钟控制电路，其特征在于，该时钟控制电路包括：(a)延迟锁定环电路，其至少配有相位差检测电路、电荷泵、环形滤波器和以所述环形滤波器的输出作为控制电压输入而使输入信号的延迟改变的电压控制延迟电路，(b)时序平均化电路，其配有相对于按一时间差输入的两个信号，产生具有按预定比例内分所述两个信号时间差的时间差信号；(c)所述电压控制延迟电路的输出通过时钟驱动器作为内部时钟供给，(d)作为输入给所述相位差检测电路的信号，将通过输入缓冲器输入的外部时钟的时钟信号和使所述内部时钟通过具有与所述输入缓冲器等价延迟时间的伪输入缓冲器电路的信号提供给所述时序平均化电路，将所述时序平均化电路的输出作为输入信号供给所述电压控制延迟电路。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于恩益禧电子股份有限公司，未经恩益禧电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710139979.0/，转载请声明来源钻瓜专利网。
