[发明专利]半导体集成电路器件及其制作方法无效
| 申请号： | 200710136897.0 | 申请日： | 2002-09-29 |
| 公开（公告）号： | CN101097888A | 公开（公告）日： | 2008-01-02 |
| 发明（设计）人： | 石川憲辅;齋藤逹之;宫内正敬;斎藤敏男;芦原洋司 | 申请（专利权）人： | 株式会社日立制作所 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768;H01L23/522;H01L23/528 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 王永刚 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供一种半导体集成电路器件的制作方法和用这种方法制作的半导体集成电路器件，半导体集成电路器件的制作方法包括：在半导体衬底上的第一层互连线上制作层间绝缘膜，在膜中制作互连线沟槽和开接触孔；在沟槽和开孔内制作阻挡膜，使得在接触孔的整个底部，其膜厚从孔底部中间向侧壁增大；在阻挡膜上制作铜膜，形成第二层互连线，并用CMP法抛光形成连接部分(柱塞)。按照本发明，电流从第二层互连线经连接部分(柱塞)流向第一层互连线的最短几何路径，与阻挡膜电阻最低的薄的部分不一致，而可使电流通路分散，不易发生电子的聚集。 | ||
| 搜索关键词： | 半导体 集成电路 器件 及其 制作方法 | ||
【主权项】：
1.一种制造半导体集成电路器件的方法，包括步骤：(a)在半导体衬底上形成第一绝缘膜；(b)在所述第一绝缘膜中形成第一布线；(c)在所述第一布线上形成第二绝缘膜；(d)在所述第二绝缘膜上形成第三绝缘膜；(e)通过蚀刻所述第二和第三绝缘膜形成开孔，所述开孔延伸至所述第一布线；(f)蚀刻所述第一布线的表面；(g)在所述开孔的底部和侧壁上形成第一导电膜；及(h)在所述第一导电膜上形成第二导电膜，使得所述第二导电膜嵌入在所述开孔中，其中在所述开孔的底部中心处所述第一导电膜的厚度小于所述步骤(f)中的所述蚀刻量。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社日立制作所，未经株式会社日立制作所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710136897.0/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
