[发明专利]半导体集成电路及其制造方法、使用该电路的半导体装置有效

专利信息
申请号: 200710100943.1 申请日: 2007-04-28
公开(公告)号: CN101064287A 公开(公告)日: 2007-10-31
发明(设计)人: 山口真弓;泉小波 申请(专利权)人: 株式会社半导体能源研究所
主分类号: H01L21/98 分类号: H01L21/98;H01L21/60;H01L21/82;H01L21/768;H01L25/00;H01L25/065;H01L27/00;H01L27/02
代理公司: 中国专利代理(香港)有限公司 代理人: 浦柏明;刘宗杰
地址: 日本神奈*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 在半导体衬底中形成通孔的工序或对半导体衬底从背面进行抛光的工序需要非常长的时间,这成为产率降低的原因。另外,由于层叠有半导体衬底,所以被层叠而形成的半导体集成电路变厚,机械柔软性低。本发明的技术要点如下:在多个衬底上形成剥离层,并在剥离层上形成半导体元件及用来形成贯穿布线的开口部。然后,从衬底剥离具有半导体元件的层并层叠它们,并通过在开口部中形成具有导电性的层形成贯穿布线,以制造半导体集成电路。
搜索关键词: 半导体 集成电路 及其 制造 方法 使用 电路 装置
【主权项】:
1.一种半导体集成电路的制造方法,包括如下步骤:在第一衬底上形成具有第一半导体元件的第一元件形成层,该第一半导体元件包括第一半导体层和夹住所述第一半导体层的第一绝缘层;在第二衬底上形成剥离层;在所述剥离层上形成包括开口部和第二半导体元件的第二元件形成层,该第二半导体元件包括第二半导体层和夹住所述第二半导体层的第二绝缘层;从所述第二衬底分离所述第二元件形成层;在所述第一元件形成层上配置所述第二元件形成层;以及在所述开口部中形成布线,并电连接所述第一元件形成层和所述第二元件形成层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社半导体能源研究所,未经株式会社半导体能源研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200710100943.1/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top