[发明专利]双栅极多位元半导体记忆阵列

摘要

一种记忆单元阵列，包括一半导体基板、多个记忆单元、多条栅极控制线以及至少一条字元线。其中记忆单元包括一源极区、一漏极区、一第一栅极以及一第二栅极，且上述的记忆单元以多条行以及至少一条列配置于半导体基板上。而多条栅极控制线，对应于上述记忆单元所构成的数行中的一行，且与对应行中的记忆单元的第一栅极连接。字元线，则对应于上述记忆单元所构成之列，且与对应列中的记忆单元的第二栅极连接。

主权项

1.一种记忆单元阵列，其特征在于其包括：一半导体基板；多个记忆单元配置于该半导体基板上的行与列之间；各上述记忆单元包括一源极区、一漏极区、一第一栅极以及一第二栅极；多条栅极控制线，各栅极控制线对应于上述记忆单元所构成的该行之一，且连接该对应行中的该记忆单元的该第一栅极；以及至少一条字元线，各字元线对应于上述记忆单元所构成的该列之一，且连接该对应列中的该记忆单元的该第二栅极。