[发明专利]延迟同步电路及半导体集成电路器件无效
| 申请号： | 200610156668.0 | 申请日： | 2006-12-30 |
| 公开（公告）号： | CN101039108A | 公开（公告）日： | 2007-09-19 |
| 发明（设计）人： | 川本高司 | 申请（专利权）人： | 株式会社瑞萨科技 |
| 主分类号： | H03K5/13 | 分类号： | H03K5/13;H03K5/14 |
| 代理公司： | 北京市金杜律师事务所 | 代理人： | 季向冈 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种在延迟同步电路中，能够不会发生稳态相位误差地避免延迟同步环路的误动作的技术。在延迟同步电路中，除了设有延迟同步环路(1)之外，还设有控制电路(2)，在延迟同步环路(1)的相位比较中，从控制电路(2)对延迟同步环路(1)输出控制信号(S)，以使基准信号(Fr)和输出信号(Fo)的相位比较的对应关系错开设定周期的量。 | ||
| 搜索关键词： | 延迟 同步 电路 半导体 集成电路 器件 | ||
【主权项】：
1.一种延迟同步电路，其特征在于，包括：相位比较器；以及延迟线，根据上述相位比较器的输出来改变施加给基准信号的延迟时间，将延迟后的基准信号作为输出信号输出，并且将上述输出信号作为反馈信号施加给上述相位比较器，对上述相位比较器输入上述基准信号、来自上述延迟线的上述反馈信号、控制上述相位比较器进行的上述基准信号和上述反馈信号的相位比较动作的开始时刻的控制信号，输入到上述延迟线的上述基准信号的时序与输入到上述相位比较器的上述基准信号的时序大致相同。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社瑞萨科技，未经株式会社瑞萨科技许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200610156668.0/，转载请声明来源钻瓜专利网。
