[发明专利]半导体结构及其形成方法

摘要

本发明公开了一种半导体结构及其制造方法，包含相邻的pMOSFET和nMOSFET器件，其中栅叠层分别被应力层重叠，该应力层在pMOSFET器件的沟道内提供压应力，在nMOSFET器件的沟道内提供张应力。该pMOSFET或nMOSFET器件之一的高度小于另一个相邻的器件，两个器件中较低的一个由覆盖该较低器件的应力层内的不连续或开口界定。在用于形成该器件的优选方法中，单个应力层形成于具有不同高度的栅叠层上，从而在该栅叠层下方的衬底内形成第一类型应力，并在与较低栅叠层距离一定间距的该应力层内形成开口，使得第二类型应力形成于该较低栅叠层下方。

主权项

1.一种半导体结构，包含：第一类型的第一MOSFET器件，包含在第一沟道区域上的第一高度的第一栅叠层，所述第一沟道区域受第一类型应力，其中所述第一栅叠层被引起所述第一类型应力的第一应力材料重叠；以及第二类型的第二MOSFET器件，包含在第二沟道区域上的第二栅叠层，所述第二栅叠层的高度小于所述第一高度，且在所述第二栅叠层下的第二沟道区域受第二类型应力，其中所述第二栅叠层被引起所述第二类型应力的第二应力材料重叠，所述第二类型应力不同于第一类型应力，其中所述第二应力材料由毗邻所述第二栅导体的所述第二应力材料内至少一个不连续界定，所述不连续将所述第二应力材料与所述第一应力材料相分隔。