[发明专利]自对准接触孔的制造方法有效
| 申请号： | 200610119142.5 | 申请日： | 2006-12-05 |
| 公开（公告）号： | CN101197319A | 公开（公告）日： | 2008-06-11 |
| 发明（设计）人： | 吴关平;陈耀祖;张颂周;高燕 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/822 | 分类号： | H01L21/822;H01L21/768;H01L21/311 |
| 代理公司： | 北京集佳知识产权代理有限公司 | 代理人： | 逯长明 |
| 地址： | 201203*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种自对准接触孔的制造方法，包括：提供一半导体基底，在所述半导体基底上至少有两个栅极；沿所述栅极表面形成刻蚀阻挡层，在所述刻蚀阻挡层上形成介质层，所述介质层的顶部高于所述栅极顶部；在所述介质层上形成光刻胶的接触孔图案，并通过刻蚀在所述介质层中形成T型开口，所述开口的底部位于所述两个栅极之间；去除所述光刻胶；通过湿法清洗所述开口的侧壁和底部；刻蚀去除所述开口侧壁和底部的刻蚀阻挡层。本方法能够消除或减少自对准接触孔的制造方法中接触孔底部没有打开及栅极肩部被削去的缺陷。 | ||
| 搜索关键词： | 对准 接触 制造 方法 | ||
【主权项】：
1.一种自对准接触孔的制造方法，包括：提供一半导体基底，在所述半导体基底上至少有两个栅极；沿所述栅极表面形成刻蚀阻挡层，在所述刻蚀阻挡层上形成介质层，所述介质层的顶部高于所述栅极顶部；在所述介质层上形成光刻胶的接触孔图案，并通过刻蚀在所述介质层中形成“T”型开口，所述开口的底部位于所述两个栅极之间；去除所述光刻胶；用湿法清洗所述开口的侧壁和底部；刻蚀去除所述开口侧壁和底部的刻蚀阻挡层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200610119142.5/，转载请声明来源钻瓜专利网。
- 上一篇：X射线CT装置
- 下一篇：用于自动完成框的可选择条目列表的排序方法和系统
- 同类专利
- 半导体装置-201880069469.7
- 村濑康裕;芦峰智行;中川博 - 株式会社村田制作所
- 2018-12-26 - 2023-10-13 - H01L21/822
- 半导体装置(100)具备：半导体基板(110)，具有第一主面(110A)以及第二主面(110B)；第一电极(131)，设置在半导体基板(110)的第一主面(110A)侧；电介质层(120)，设置在半导体基板(110)与第一电极(131)之间；第一电阻控制层((140)，设置在第一电极(131)之上；布线部(150)，设置在第一电阻控制层(140)之上；以及第二电极(132)，设置在半导体基板(110)的第二主面(110B)侧。第一电阻控制层(140)具备：将第一电极(131)与布线部(150)电连接的第一区域(141)；与第一区域(141)并排且电阻率比第一区域(141)高的第二区域(142)。
- 器件参数的测量方法-202080027185.9
- 柳达也 - 罗姆股份有限公司
- 2020-03-27 - 2023-10-03 - H01L21/822
- 例如，器件参数的测量方法包括：在m个电阻值(其中m为3以上的整数)中切换所述开关元件的外部栅极电阻的同时，反复测量开关元件在其开关瞬态下的栅源电压(或栅极‑发射极电压)的步骤；以及在用Rgin和Vp分别表示所述开关元件的内部栅极电阻和坪电压，并将所述外部栅极电阻的m个电阻值和相应的所述栅源电压(或栅极‑发射极电压)的m个电压值分别用作Rg(k)和Vgs(k)(其中k＝1，2…m)的同时，通过进行方程Vgs(k)＝Rg(k)/(Rg(k)+Rgin)×Vp的拟合来导出所述开关元件的内部栅极电阻Rgin或坪电压Vp的步骤。
- 电容器-201880048521.0
- 原田真臣;泉谷淳子;香川武史;松原弘 - 株式会社村田制作所
- 2018-07-11 - 2023-10-03 - H01L21/822
- 本发明的目的在于提供抑制保护层电容，且即使在高温时、高湿度时也具有较高的Q值的电容器。本发明的一侧面所涉及的电容器具备：基板；下部电极，形成在基板上；介电膜，形成在下部电极上；上部电极，形成在介电膜上的局部；保护层，覆盖下部电极以及上部电极；以及外部电极，贯通保护层，在从上方观察电容器的俯视时，外部电极仅形成在被上部电极的周缘划定的区域内。
- 基于离子阱的多状态器件-201880070106.5
- 李宁;李允锡;J·德索萨;D·萨达纳 - 国际商业机器公司
- 2018-11-16 - 2023-09-29 - H01L21/822
- 提供了一种半导体结构，其包含控制栅极偏压并具有增加的输出电压保持率和电压分辨率的非易失性电池。该半导体结构可以包括半导体衬底，该半导体衬底包括位于源极/漏极区域之间的至少一个沟道区域。栅极电介质材料位于半导体衬底的沟道区域上。电池堆叠位于栅极电介质材料上。该电池堆叠包括：位于栅极电介质材料上的阴极集电器，位于阴极集电器上的阴极材料，位于阴极材料上的第一离子扩散阻挡材料，位于第一离子扩散阻挡材料上的电解质，位于电解质上的第二离子扩散阻挡材料，位于第二离子扩散阻挡材料上的阳极区域和位于阳极区域上的阳极集电器。
- 一种半导体器件的制备方法及半导体器件-202210254166.0
- 王剑屏 - 长鑫存储技术有限公司
- 2022-03-15 - 2023-09-22 - H01L21/822
- 本公开实施例提供了一种半导体器件的制备方法及半导体器件，其中，所述方法包括：提供衬底，衬底包括第一区域和第二区域；在衬底上形成堆叠材料层，堆叠材料层包括第一介质层、第一导电层及第二导电层；对堆叠材料层执行第一次刻蚀工艺，去除位于第一区域两端部和位于第二区域中间部分的第二导电层形成第二栅极层和电阻接触部；对堆叠材料层执行第二次刻蚀工艺，保留位于第二栅极层、电阻接触部下方的第一导电层和位于第二区域中间部分的第一导电层；其中，保留在第二栅极层下方的第一导电层构成第一栅极层，保留在第二区域中间部分的第一导电层和保留在电阻接触部下方的第一导电层构成电阻层，电阻层与电阻接触部构成电阻器结构。
- 薄膜电容器及其制造方法-201880042663.6
- 香川武史;泉谷淳子;原田真臣;松原弘;石田宣博 - 株式会社村田制作所
- 2018-07-20 - 2023-09-22 - H01L21/822
- 薄膜电容器(100)具备：下部电极(120)；介电膜(130)；上部电极(140)；第1保护膜(151)，其分别形成有使上部电极(140)开口的第1贯通孔(CH11)和使下部电极(120)开口的第2贯通孔(CH12)且具有第1上表面(150A)；第2保护膜(152)，其具有处于比第1保护膜151的第1上表面150A高的位置的第2上表面(150B)；第1端子电极(161)，其通过第1贯通孔(CH11)而与上部电极(140)电连接，至少延伸至第2保护膜(152)的第2上表面(150B)地设置；以及第2端子电极(162)，其通过第2贯通孔(CH12)而与下部电极(120)电连接，至少延伸至第2保护膜(152)的第2上表面(150B)地设置。
- 制造三维半导体器件的方法-201810445608.3
- 权容贤;张大铉 - 三星电子株式会社
- 2018-05-10 - 2023-09-15 - H01L21/822
- 一种制造三维半导体器件的方法，所述方法包括：在包括图案区和与图案区相邻的缓冲区的下层上堆叠第一硬掩模层和第二硬掩模层，第一硬掩模层和第二硬掩模层分别用于形成第一硬掩模图案和第二硬掩模图案；图案化所述第二硬掩模层以形成所述第二硬掩模图案，所述第二硬掩模图案包括所述图案区上的多个第一掩模孔和所述缓冲区上的至少一个凹部，所述多个第一掩模孔暴露所述第一硬掩模层；以及使用所述第二硬掩模图案作为蚀刻掩模来蚀刻所述第一硬掩模层，以形成所述第一硬掩模图案。
- 电子电路装置-202180089201.1
- 本田圭一 - 株式会社村田制作所
- 2021-12-22 - 2023-09-12 - H01L21/822
- 半导体基板(100)具备：一次写入的熔丝存储器(222)；控制部(221)，其进行向熔丝存储器(222)的数据的写入以及读出；以及数字(IO21)。布线层(110)具备：布线导体(71)，其将数字(IO21)和外部连接端子(601)连接；以及平面导体(50)，其设置在布线导体(71)与半导体基板(100)的表面(F100)之间。在层叠半导体基板(100)以及布线层(110)的层叠方向上观察时，布线导体(71)与熔丝存储器(222)重叠。平面导体(50)配置在布线导体(71)与熔丝存储器(222)之间，与接地电位连接。
- 高频开关-201880047278.0
- 关健太 - 株式会社村田制作所
- 2018-07-26 - 2023-09-12 - H01L21/822
- 从输入输出端子(P251)向公共端子(P20)的功率的行进方向和从公共端子(P20)向外部连接端子(P10)的功率的行进方向成为相反方向的区间的长度比从输入输出端子(P211)向公共端子(P20)的功率的行进方向和从公共端子(P20)向外部连接端子(P10)的功率的行进方向成为相反方向的区间的长度长。FET(251)和FET(211)具有基于给定的输入功率的在FET(251)的漏极‑源极间传输的功率变得比在FET(211)的漏极‑源极间传输的功率大的构造。
- 太赫兹元件、半导体装置-201880042706.0
- 向井俊和;金在瑛;外山智一郎 - 罗姆股份有限公司
- 2018-06-26 - 2023-09-12 - H01L21/822
- 本发明的一方案提供的太赫兹元件具备半导体基板、第一导电层、第二导电层、能动元件。上述第一导电层以及第二导电层分别形成于上述半导体基板且相互绝缘。上述能动元件形成于上述半导体基板并与上述第一导电层以及上述第二导电层导通。上述第一导电层包括沿第一方向延伸的第一天线部、在上述半导体基板的厚度方向视角上相对于上述能动元件位于第二方向侧的第一电容部、连接于上述第一电容部的第一导电部。上述第二方向与上述厚度方向和上述第一方向正交。上述第二导电层包括第二电容部。上述第二电容部层叠于上述第一电容部且从上述第一电容部绝缘。上述半导体基板包括从上述第一电容部以及上述第二电容部露出的露出部。上述第一导电部具有在上述厚度方向视角上隔着上述露出部从上述第一天线部向上述第二方向离开的部位。
- 静电释放保护器件的半导体结构以及制造方法-201610658085.1
- 姚飞;王世军;殷登平 - 南京矽力微电子技术有限公司
- 2016-08-11 - 2023-09-01 - H01L21/822
- 一种低电容的静电释放保护器件的半导体结构以及制造方法，在第一掺杂类型的半导体衬底(401)的顶面的第一区域、第二区域分别形成第一掺杂类型的掩埋层(402)、第二掺杂类型的掩埋层(403)；在所述第一掺杂类型的掩埋层(402)以及所述第二掺杂类型的掩埋层(403)的上方形成第二掺杂类型的外延层(405)，第一掺杂类型的掩埋层(402)、第二掺杂类型的掩埋层(403)被掩埋在所述半导体衬底(401)与所述外延层(405)之间，在所述外延层(405)上位于所述第二掺杂类型的掩埋层(403)上方的第三区域(4051)的顶部形成第一掺杂类型的第一掺杂区(407)。
- 用于环绕式栅极FET架构的临界电压调制-202180087088.3
- 史蒂文·C·H·洪;本杰明·科伦坡;金明宣;斯里尼瓦·甘迪科塔;杨逸雄;杰奎琳·S·阮奇;杨勇 - 应用材料公司
- 2021-11-17 - 2023-08-29 - H01L21/822
- 一种形成栅极堆叠结构的方法包括在形成在基板上的半导体结构上的高κ栅极介电层上形成偶极金属层，退火偶极金属层，和移除偶极金属层。偶极金属层包括在高κ栅极介电层中的掺杂剂。
- 具有减少谐波的瞬态电压抑制二极管及其制造和使用方法-201710930501.3
- M.戈尔班扎德;J.克拉克;W.A.拉塞尔 - 商升特公司
- 2017-10-09 - 2023-08-29 - H01L21/822
- 本申请涉及具有减少谐波的瞬态电压抑制二极管及其制造和使用方法。半导体器件包括半导体管芯。在半导体管芯中形成瞬态电压抑制（TVS）结构。在半导体管芯上形成电容器。在一个实施例中，通过在半导体管芯上沉积第一导电层、在第一导电层上沉积绝缘层、以及在半导体管芯上沉积第二导电层来形成电容器。在另一个实施例中，通过在半导体管芯中形成沟道、在沟道中沉积绝缘材料、以及在沟道中沉积导电材料来形成电容器。
- 一种优化深沟槽低电容TVS的制备方法-202310675499.5
- 周倩 - 上海菱芯半导体技术有限公司
- 2023-06-08 - 2023-08-25 - H01L21/822
- 一种优化深沟槽低电容TVS的制备方法，涉及半导体技术领域。本发明采用高电阻N型FZ（区熔）衬底来替代在高掺杂的P型衬底上生长高电阻率N型外延层。在现在越来越成熟的薄片加工能力的基础上，通过晶圆减薄工艺，同时结合背面高能硼注入工艺来实现背面P型层替代高掺杂的P型衬底。由于直接采用高电阻N型FZ衬底来加工TVS器件，没有了高掺杂的P型衬底的影响，因此，从根本上解决和避免了P型衬底自扩散效应，确保了高电阻N型层的电阻率稳定性，提升了TVS器件参数和良品率的稳定性。同时，可以通过选择更低掺杂浓度的N型衬底来进一步优化TVS器件的低电容性能，通过调整背面P型层的掺杂浓度来优化雪崩二极管的耐压性能，使得器件参数和应用表现整体得以提升。
- 窄深沟槽的沉降物至掩埋层连接区域-201880059741.3
- B·胡;A·萨多夫尼科夫;S·K·蒙哥马利 - 德克萨斯仪器股份有限公司
- 2018-09-19 - 2023-08-25 - H01L21/822
- 一种形成IC的方法包括在掺杂有第一类型的衬底(102)中形成掺杂有第二类型的掩埋层(BL)(106)。蚀刻深沟槽直至BL，深沟槽包括较窄的内沟槽环和较宽的外沟槽环。第一深沉降物(122)注入使用具有第一剂量、第一能量和第一倾角的第二类型的离子。第二深沉降物(182)注入使用具有小于第一剂量的第二剂量、大于第一能量的第二能量以及小于第一倾角的第二倾角的第二类型的离子。外沟槽环和内沟槽环被电介质衬里。从外沟槽环的底部去除电介质衬层。外沟槽环填充有导电填充材料，该导电填充材料与衬底接触并填充内沟槽环。
- 半导体装置-201880070579.5
- 佐藤好则;原英夫 - 罗姆股份有限公司
- 2018-10-09 - 2023-08-11 - H01L21/822
- 本发明的半导体装置具有：作为脉冲信号的发送侧的第一芯片；作为脉冲信号的接收侧的第二芯片；以及第三芯片，其使用集成变压器将第一芯片与第二芯片之间电绝缘，同时将脉冲信号从第一芯片传输到第二芯片。第二芯片和第三芯片分别具备用于经由前级的接合线接受脉冲信号的输入的第一电极。在各芯片的第一电极中的至少一个的下部区域中，设置有与第一电极电绝缘并连接到基准电位端的第二电极。由此，能够形成LC低通滤波器，从而可以降低脉冲信号的噪声。
- 半导体装置及其制造方法-201880082364.5
- 松原弘;泉谷淳子;大江秀明;根本益太郎 - 株式会社村田制作所
- 2018-12-11 - 2023-08-01 - H01L21/822
- 半导体装置(100)具备：半导体基板(110)，具有相互对置的第一主面(110A)以及第二主面(110B)；以及多孔金属氧化膜(180)，形成在半导体基板(110)的第一主面(110A)侧，并且具有多个细孔。半导体基板(110)构成为：在第一主面(110A)侧具有与多孔金属氧化膜(180)电连接的连接部(111)，并且从第二主面(110B)侧到第一主面(110A)侧的连接部(111)提供供电路径。
- 半导体集成电路装置的设计方法、半导体集成电路装置以及程序-202080107453.8
- 高桥贤吾;高桥祐二 - 株式会社索思未来
- 2020-11-27 - 2023-07-21 - H01L21/822
- 在半导体集成电路装置的设计方法中，在按照第一规则配置多个电源开关电路的半导体集成电路装置的电路配置区域内配置多个宏，从电路配置区域内的未配置有宏的第一区域检测宽度小于第一值的狭小区域，在所检测出的狭小区域中，按照与第一规则不同的第二规则配置电源开关电路，在狭小区域以外的第一区域中按照第一规则配置电源开关电路。
- 电子装置-201780071699.2
- 松本昌大;中野洋;柳川善光;小田部晃 - 日立安斯泰莫株式会社
- 2017-12-20 - 2023-07-18 - H01L21/822
- 以往的电子装置的保护电路的耐电涌性差，难以将集成电路的外部连接端子直接连接至电子装置等的外部连接端子。本实施例的电子装置的保护电路具备：连接外部信号的外部连接端子(1)；连接外部连接端子(1)与保护电阻(3)的配线层(2)；保护内部电路不受从外部连接端子(1)输入的电涌或噪声的影响的保护电阻(3)；分割保护电阻(3)的狭缝(4、5、6、7、8、9、10)；通过利用狭缝(4、5、6、7、8、9、10)分割保护电阻(3)而构成的电流分散电阻(11、12、13、14、15、16、17、18)；以及连接至电流分散电阻(11、12、13、14、15、16、17、18)的MOS晶体管(19、20、21、22、23、24、25、26)。
- 摄像装置-202180071456.5
- 留河优子;西村佳寿子 - 松下知识产权经营株式会社
- 2021-10-18 - 2023-06-30 - H01L21/822
- 摄像装置具备第1光电转换部、第2光电转换部和第1电容元件。第1光电转换部将第1波段的光转换为第1电荷。第2光电转换部将第2波段的光转换为第2电荷。第2光电转换部在摄像装置的厚度方向上被配置在与第1光电转换部不同的高度。第1电容元件积蓄第1电荷及第2电荷。
- 基板电流抑制电路、基准电压生成电路及半导体装置-202180067900.6
- 越田浩旨;香山信三;可部达也;田丸雅规 - 松下知识产权经营株式会社
- 2021-08-25 - 2023-06-23 - H01L21/822
- 基板电流抑制电路(11)具备对第3及第4晶体管的集电极供给固定电压的固定电压线(8)；固定电压在第1极性为P型的情况下是比第3及第4晶体管的基极电压高的电压(VDD2)，在第1极性为N型的情况下是比基极电压低的电压(VSS2)。
- 电容器-201880047281.2
- 竹内雅树;芦峰智行 - 株式会社村田制作所
- 2018-08-30 - 2023-05-30 - H01L21/822
- 具备：基材(110)，其具有相互对置的第一主面(110A)以及第二主面(110B)，并在第一主面(110A)侧形成有多个沟道部(111)；介电膜(130)，其在基材(110)的第一主面(110A)侧设置在包含多个沟道部(111)的内侧的区域；导电体膜(140)，其设置在包含多个沟道部(111)的内侧的区域且设置在介电膜(130)之上；以及焊盘(161)，其与导电体膜(140)电连接，多个沟道部(111)在从基材(110)的第一主面(110A)的法线方向俯视时，避开焊盘(161)的周围的区域中沿与焊盘(161)电连接的焊线(162)延伸的第一方向X的第一区域(101)而设置在沿与第一方向X交叉的第二方向Y的第二区域(102)。
- 等效电路模型、程序、记录媒体及模拟装置-202180063322.9
- 国武宽司;马场晴之 - 株式会社半导体能源研究所
- 2021-09-09 - 2023-05-16 - H01L21/822
- 提供一种用来执行包含反铁电性元件的电路的模拟的程序。该程序为设定有反铁电性元件的等效电路模型的程序。等效电路模型的第一端子与第二端子之间具备铁电性元件、线性电阻器、第一晶体管及第二晶体管。第一端子与铁电性元件的一对电极中的一方及线性电阻器的第一端子连接，铁电性元件的一对电极中的另一方与第一晶体管的源电极和漏电极中的一个连接，第一晶体管的栅电极与第二晶体管的栅电极、第二晶体管的源电极和漏电极中的一个以及线性电阻器的第二端子连接，第二端子与第一晶体管的源电极和漏电极中的另一个以及第二晶体管的源电极和漏电极中的另一个连接。
- 成像装置和电子设备-202180054237.6
- 横山孝司 - 索尼半导体解决方案公司
- 2021-09-27 - 2023-05-02 - H01L21/822
- 根据本公开的一个实施例的成像装置包括：第一基板，其具有执行光电转换的一个或多个传感器像素；和第二基板，其层叠在所述第一基板上，电连接到所述第一基板，并且具有以完全耗尽模式操作的晶体管。
- 一种半导体器件集成结构及方法-201911397206.1
- 汪新学;王敬平;吴月含;孙超;李洪波 - 中芯集成电路（宁波）有限公司
- 2019-12-30 - 2023-04-28 - H01L21/822
- 本发明公开了一种半导体器件集成结构及方法，其中集成方法包括：提供第一结构，第一结构从上至下包括：第一介质层、第一有机膜层、基板，基板中嵌设有多个第二电子器件，定义通孔及通孔外周设定范围的区域为第一区域，去除第一区域的第一介质层；在第一区域形成第二有机膜层，第二有机膜层与第一有机膜层的热膨胀系数之差的绝对值小于第一介质层与第一有机膜层热膨胀系数之差的绝对值，第二有机膜层的柔性大于第一介质层的柔性；形成通孔，贯穿第二有机膜层和第一有机膜层，通孔的底部暴露出第二电子器件；在通孔中形成导电插塞，导电插塞连接第二电子器件。
- 压力传感器的制作方法及压力传感器-202211695220.1
- 陈磊;周志健;张强;朱恩成;王栋杰;王雨晨;周汪洋 - 歌尔微电子股份有限公司
- 2022-12-28 - 2023-04-18 - H01L21/822
- 本发明提供一种压力传感器的制作方法及压力传感器，压力传感器的制作方法包括以下步骤：提供一顶硅片，在顶硅片上形成第一掩蔽层；提供一底硅片，在底硅片上形成一空腔；将顶硅片和底硅片键合；将顶硅片减薄抛光，形成一压力传感器的感压薄膜；在感压薄膜制作第二掩蔽层，并进行光刻图形化形成图形层；通过离子注入或者扩散方式，在对应图形层的位置形成多个P型轻掺杂区；在部分P型轻掺杂区位置形成P型重掺杂区；通过离子注入或者扩散方式，形成N型重掺杂区；制作电极与N型重掺杂区和P型重掺杂区连接。该压力传感器的制作方法具有高集成度、高灵敏度、小型化，高通用性、可检测传感器温度，实时温度校准的优点。
- 压力传感器的制作方法及压力传感器-202211695125.1
- 陈磊;周志健;朱恩成;张强;王栋杰;王雨晨 - 歌尔微电子股份有限公司
- 2022-12-28 - 2023-03-14 - H01L21/822
- 本发明提供一种压力传感器的制作方法及压力传感器，压力传感器的制作方法包括以下步骤：提供一硅基体，在所述硅基体上形成掩蔽层；光刻图形化后，在所述硅基体上形成P型轻掺杂区；通过离子注入或扩散方式，在所述硅基体内形成重掺杂区；制作电极，在所述硅基体上制作完成压力感应模块和温度感应模块；对所述硅基体的底部进行刻蚀形成空腔。该压力传感器的制作方法具有高集成度、高灵敏度、小型化，高通用性、可检测传感器温度，实时温度校准的优点。
- 电容器及其制造方法-201880027665.8
- 芦峰智行;中川博;村濑康裕 - 株式会社村田制作所
- 2018-04-23 - 2023-03-07 - H01L21/822
- 电容器(100)具备：具有主面(110A)的基材(110)、设置在基材(110)的主面(110A)侧的介电膜(130)、以及设置在介电膜(130)上的电极层(140)，基材(110)具有凹状构造部(112)，在从基材(110)的主面(110A)的法线方向俯视时，该凹状构造部由形成在比与电极层(140)重叠的区域更靠外侧的区域的至少一个凹部构成，介电膜(130)设置在凹状构造部(112)上。
- 制造电子芯片的方法-202211049135.8
- O·奥里;M·德克鲁兹 - 意法半导体(图尔)公司
- 2022-08-30 - 2023-03-03 - H01L21/822
- 本公开涉及一种用于制造电子芯片的方法，该方法按顺序包括：a.在半导体衬底的第一面的一侧上形成金属接触件，在所述半导体衬底中和其上已经预先形成多个集成电路；b.在所述金属接触件和所述半导体衬底的所述第一面上沉积第一保护树脂；c.在所述半导体衬底的第二面侧形成第一宽度的第一沟槽；d.在所述第一沟槽中和所述半导体衬底的所述第二面上沉积第二保护树脂；e.形成第二宽度的第二沟槽，所述第二宽度小于所述第一宽度，与所述第一沟槽相对直到所述金属接触件；以及f.形成与所述第二沟槽相对的第三沟槽，所述第三沟槽延伸穿过所述金属接触件。
- 半导体集成电路装置-201780094261.6
- 伊藤千夏;祖父江功弥;田中英俊 - 株式会社索思未来
- 2017-08-31 - 2023-02-21 - H01L21/822
- ESD保护电路(101)具有包括第一导电型鳍片(16)的第一鳍片构造部(11)和包括第二导电型鳍片(17)且与第一鳍片构造部(11)对置的第二鳍片构造部(12)。在第一布线层(M1)形成有与第一鳍片构造部(11)相连接的第一电源布线(81)和与第二鳍片构造部(12)相连接的信号布线(82)，在第二布线层(M2)形成有与第一电源布线(81)相连接的第二电源布线(6)。第二鳍片构造部(12)占据的宽度比第一鳍片构造部(11)占据的宽度大，信号布线(82)的宽度比第一电源布线(81)的宽度大。
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
