[发明专利]多相比较器有效
| 申请号： | 02823099.X | 申请日： | 2002-09-20 |
| 公开（公告）号： | CN1589527A | 公开（公告）日： | 2005-03-02 |
| 发明（设计）人： | B·恩格 | 申请（专利权）人： | 因芬尼昂技术股份公司 |
| 主分类号： | H03K3/356 | 分类号： | H03K3/356;H03K5/22 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 程天正;张志醒 |
| 地址： | 德国*** | 国省代码： | 德国;DE |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明关于一具有一第一差动级(2)与一再生级(4A、4B)之多相比较器，该第一差动级(2)在一第一时钟相位中放大一输入信号并将其传输给一负载元件(5A)，以及该再生级(4A)进一步放大该输入信号。为了增加有效比较相位，建议提供一第一开关电路布线(3)，其可任选地将该第一差动级(2)之输出(AM、AP)连接至复数个负载电路(5A、5B)的输入(RMi、RPi)；至少两个连接到负载电路(5A、5B)及开关电路布线(3)的再生级(4A、4B)；与一时钟控制的第二开关电路布线(6)，用于将一可连接与可断开操作电流馈送给该等至少两个再生级(4A、4B)，以这样一种方式驱动第一与第二开关电路布线(3、6)诸开关，使得该等再生级(4A、4B)以一种时间偏移的方式工作。 | ||
| 搜索关键词： | 多相 比较 | ||
【主权项】：
1.多相位比较器电路，特别用于GHz范围内的信号评估，其特征是：-一第一差动级(2)，向其馈送信号输入(IP、IM)，-一开关电路布线(3)，其可任选地将该第一差动级(2)的输出(AM、AP)连接至复数个负载电路(5A、5B)的输入(RM1、RP1；RM2、RP2)，-至少两个再生级(4A、4B)，其连接至该等负载电路(5A、5B)与该开关电路布线(3)，以及-一时钟控制的第二开关电路布线(6)，其用于将一可连接与可断开之操作电流馈送给至少两个再生级(4A、4B)，-该等第一与第二开关电路布线(3、6)的开关，以这样一种形式被驱动而使得该等再生级(4A、4B)工作于一时间偏移方式。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于因芬尼昂技术股份公司，未经因芬尼昂技术股份公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/02823099.X/，转载请声明来源钻瓜专利网。
- 上一篇：用于具有哑铃形枢轴销的眼镜架的弹性铰链
- 下一篇：增强资源适配器
- 同类专利
- 时钟同步与自适应切换电路及方法、时钟电路-202310970276.1
- 戴怡飞;吴光勋 - 重庆长安汽车股份有限公司
- 2023-08-02 - 2023-10-24 - H03K3/356
- 本发明涉及时钟同步技术领域，公开了时钟同步与自适应切换电路及方法、时钟电路，包括：控制模块基于控制信号及压控晶振的反馈信号，得到第一电压信号，第一电压信号用于在自动运行模式下控制压控晶振的输出频率；电阻调节模块基于调节信号调节所阻值后，输出第二电压信号，第二电压信号用于在手动运行模式下控制压控晶振的输出频率；控制模块按照预设优先级，通过控制开关模块的通断状态，使得第一电压信号或者第二电压信号输送至压控晶振。本发明控制模块按照预设优先级，实现自动模式与手动模式之间的切换，从而解决了现有技术中的当外部输入改变时，需要手动切换时钟的问题。
- 多位触发器电路-202310175714.5
- 崔源显;黄铉澈;金珉修 - 三星电子株式会社
- 2023-02-28 - 2023-10-17 - H03K3/356
- 一种多位触发器包括第一位触发器和第二位触发器。所述第一位触发器包括：输入多路选择器，其接收第一数据位和第二数据位，并且输出所述第一数据位和所述第二数据位之一作为第三数据位；第一传输电路；第一锁存器；第二传输电路；以及第二锁存器，其输出第一输出数据位。所述第二位触发器包括：输入多路选择器，其接收第四数据位和所述第一输出数据位，并且输出所述第四数据位和所述第一输出数据位之一作为第五数据位；第一传输电路；第一锁存器；第二传输电路；以及第二锁存器，其输出第二输出数据位。所述第一输出数据位从所述第一位触发器沿着外部导线被提供给所述第二位触发器。
- 半导体器件以及输入信号控制方法-202310374646.5
- 石岛航 - 瑞萨电子株式会社
- 2023-04-10 - 2023-10-17 - H03K3/3565
- 本公开的一个或多个实施例涉及一种半导体器件以及输入信号控制方法。即使当输入噪声出现时，也要避免输入电路滞后特性的劣化。输入端子侧的输入‑输出电路和输入‑输出电路的输出端子侧，在相邻输出端子的输出切换时，输入电路的输出掩蔽输入电路的输入端子侧的输入，以保持先前值。
- 一种高速多输出锁存器电路-202310871840.4
- 刘迎晨;李靖;张天赐;王燕宁;张雨恒;张中;宁宁;于奇 - 电子科技大学
- 2023-07-14 - 2023-10-13 - H03K3/356
- 本发明属于模拟数字转换技术领域，具体为一种高速多输出锁存器电路，适用于逐次逼近型模数转换器电路。本发明通过分别设置PMOS晶体管和NMOS晶体管充分利用各个信号之间的相互联系，同时进行复位和锁存，对比传统的高速SAR逻辑锁存器架构，仅由一个时钟信号控制复位和锁存，在略微增加延时的情况下，极大地降低了额外需要的逻辑电路的规模和复杂程度。本发明不需要比较器提供额外的复位或锁存控制信号，极大地简化了电路的规模和复杂程度，能输出四个控制信号，降低了芯片的面积；解决了现有高速SAR逻辑锁存电路结构存在的逻辑电路大、需要多个时钟控制信号，且仅能输出两个控制信号的缺点。
- 可切换工作点的高性能施密特触发器及切换工作点方法-202011614038.X
- 刘天奇;蔡小五;杨广文;甘霖;李博 - 国家超级计算无锡中心
- 2020-12-30 - 2023-09-12 - H03K3/3565
- 本发明提供的可切换工作点的高性能施密特触发器，涉及半导体集成电路设计领域，包括正向阈值调节模块、负向阈值调节模块和选通信息号模块，通过选通信号模块，能够在两种工作点之间的切换，既能够保证电路的多信号兼容能力，也能够保证在各个工作点保持良好的抗干噪声扰能力。
- 基于铁电晶体管的施密特触发器及多谐振荡器-202210142851.4
- 任天令;赵瑞婷;鲁添;刘厚方;赵晓玥;邵明昊;杨轶;伍晓明 - 清华大学
- 2022-02-16 - 2023-08-25 - H03K3/3565
- 本发明提供一种基于铁电晶体管的施密特触发器及多谐振荡器，该触发器包括：构成CMOS反相器的第一元件和第二元件，两元件分别为n型铁电晶体管和p型晶体管，源极分别接地与VDD，或者两元件分别为p型铁电晶体管和n型晶体管，源极分别接VDD与地；两元件的栅极相连作为输入，漏极相连作为输出；或者，第一元件和第二元件构成伪NMOS反相器，其中，第一元件为n型铁电晶体管，第二元件为负载，第一元件通过负载连接至VDD端，第一元件的源极接地，栅极与漏极分别作为输入和输出。该触发器电路结构简单，仅仅通过两个元件便可实现施密特触发器功能，面积小，功耗低。同时减少制备加工工艺难度，减少加工成本，综合性能优越。
- 施密特触发反相器电路-201811466959.9
- 齐藤功 - 富士电机株式会社
- 2018-12-03 - 2023-08-25 - H03K3/3565
- 本发明提供一种施密特触发反相器电路，抑制施密特触发反相器电路中的贯通电流的产生。施密特触发反相器电路(SINVa)具备：CMOS反相器(CI)，其输入及输出分别与所述施密特触发反相器电路的输入及输出连接；第一晶体管(MN3)，其栅极与所述CMOS反相器的输出连接；以及第一限流元件(DEP1)，其与所述第一晶体管串联连接。
- 一种基于DICE的抗多节点和时钟单粒子翻转的锁存器-202310343632.7
- 杜芊;李同德;于春青;王亚坤;朱永钦;苑靖爽;鲍一豪;孙雨;王亮 - 北京时代民芯科技有限公司;北京微电子技术研究所
- 2023-03-31 - 2023-08-22 - H03K3/3562
- 本发明一种基于DICE的抗多节点单粒子翻转和时钟信号单粒子翻转的D型锁存器。通过设计由1个C单元及延迟结构组成的输入电路，可以抵抗输入信号的单粒子瞬态脉冲；由4个时钟控制的传输单元、DICE结构组成的锁存电路和由3个C单元及1个反相器组成的输出电路，可以抵抗多节点单粒子翻转；由4个反相器组成的双时钟信号电路使得锁存器可以抵抗时钟信号单粒子翻转。
- 一种D触发器-202310627159.5
- 陈铭易;丁立 - 上海交通大学
- 2023-05-30 - 2023-08-11 - H03K3/356
- 本发明涉及一种D触发器，包括第一输入端、时钟端、复位端、第一输出端、第一输入模块、第一转换模块、第一输出模块、第一复位模块和第二复位模块；所述第一输入模块输出端电连接所述第一转换模块第二输入端，所述第一输入模块、第一转换模块和第一输出模块，在时钟信号CLK的控制下完成第一输入信号D的转换，实现所述D触发器第一输出信号Q输出；所述第一复位模块、所述第二复位模块在复位信号RST的作用下，配合第一转换模块共同控制第二节点B1的电位，实现所述D触发器第一输出信号Q复位。有益效果是具备复位功能，布线资源节约，版图设计简化，以及控制逻辑简化。
- 一种带异步置位复位的CMOS混合型边沿忆阻D触发器电路-202011282372.X
- 林弥;陈俊杰;李路平;王旭亮;韩琪;罗文瑶;吕伟锋 - 杭州电子科技大学
- 2020-11-17 - 2023-08-11 - H03K3/356
- 本发明公开了一种带异步置位复位的CMOS混合型边沿忆阻D触发器电路，电路具有非易失的特点并且带有异步置位复位功能。整个电路包括三个模块：前级忆阻D锁存器模块，后级忆阻D锁存器模块以及异步忆阻置位复位模块。前级忆阻D锁存器模块包括MOS管T
- 一种冗余互锁的抗多位单粒子翻转触发器电路-202310287650.8
- 苑靖爽;李同德;王亚坤;朱永钦;于春青;孙雨;鲍一豪;杜芊;王亮;王勇;赵元富 - 北京时代民芯科技有限公司;北京微电子技术研究所
- 2023-03-22 - 2023-08-04 - H03K3/3562
- 本申请公开了一种冗余互锁的抗多位单粒子翻转触发器电路，包括输入输出电路、传输门电路、时钟输出电路以及冗余互锁的主从锁存器电路。反相器电路用于反相输入数据信号D、时钟信号以及输出数据到触发器电路的输出端Q。传输门电路用于控制信号在主从锁存器中的传播。冗余互锁的主从锁存器电路用于锁存数据以及保证电路在受到单粒子辐射时信号保持正确的状态。本申请设计的电路，针对单粒子翻转，加固效果好，电路设计简单，易实现。
- 抗单粒子瞬态和抗单粒子翻转的抗辐射加固触发器电路-202310369146.2
- 张彦龙;王亚坤;李同德;王亮;苑靖爽;王丹;吕曼;李东强 - 北京时代民芯科技有限公司;北京微电子技术研究所
- 2023-04-07 - 2023-08-04 - H03K3/3562
- 本发明公开了一种抗单粒子瞬态和抗单粒子翻转的抗辐射加固触发器电路，包括：反相器电路、时钟控制反相器电路、锁存单元、延迟电路和驱动反相器电路；第一反相器电路的输出端接第一时钟控制反相器电路的输入端和延迟电路的输入端；延迟电路的输出端接第二时钟控制反相器电路的输入端；第一时钟控制反相器电路的输出端接第一锁存单元和第三时钟控制反相器电路；第二时钟控制反相器电路的输出端接第一锁存单元和第四时钟控制反相器电路；第四时钟控制反相器电路的输出端接第二锁存单元；第三时钟控制反相器电路的输出端接第二锁存单元和驱动反相器电路。本发明可同时实现抗单粒子翻转加固和抗单粒子瞬态加固。
- 一种高压高频交变电场信号发生装置-202320110320.7
- 汪漫;郝正奇;周天宏;孔华锋;张一枫;张锦涛 - 武汉商学院
- 2023-01-19 - 2023-07-28 - H03K3/3565
- 一种高压高频交变电场信号发生装置，包括：壳体、信号发生电路板及两个信号接口。信号发生电路板用于产生电压在0‑2000V之间、频率在0.5‑10MHz之间的交变电场信号，壳体为导电金属制成的信号封闭盒，信号发生电路板固定设置于壳体内，两个信号接口均开设于壳体1的侧部，信号发生电路板上设置有可编程数字逻辑器件、驱动器、耦合器、功率放大器及升压线圈。本设计不仅可以通过数字模块与模拟模块配合，实现幅值高且稳定的射频周期振荡信号的输出，同时有效减小系统的体积功耗，而且通过调整可编程数字逻辑器件中的可调电阻，使方波信号频率与第二升压线圈谐振频率一致，有效提高了系统输出交变信号的幅度。
- 组合逻辑电路-202180072545.1
- 田中义则;川上敦史 - 索尼半导体解决方案公司
- 2021-10-07 - 2023-07-18 - H03K3/356
- 根据本公开的一方面的组合逻辑电路设置有：锁存电路，其使用包括NAND电路的单相时钟电路来配置；以及反相器电路，其将来自锁存电路的输出信号反相。
- 一种基于忆阻器的延时双稳态电路-201710329528.7
- 蔡兵;王培元 - 湖北文理学院
- 2017-05-11 - 2023-07-18 - H03K3/3562
- 本发明公开了一种基于忆阻器的延时双稳态电路，双稳态电路外接输入脉冲，双稳态电路的输出端分别与正反电流电路和待比较电压输出电路的输入端连接，正反电流电路的输出端与除法电路的输入端连接，除法电路的输出端输出一待比较电压，除法电路的输出端与比较器的正输入端连接，在双稳态电路输出的控制下，待比较电压输出电路输出另一待比较电压，待比较电压输出电路的输出端与比较器的负输入端连接，比较器的输出端即为所述延时双稳态电路的输出端。本发明由于在整个线路设计上采用了忆阻器与其它元件的科学组合，免除了外接电容或电感的麻烦，解决了现有技术中存在的诸多麻烦，设计科学紧凑，有利双稳态电路市场应用的更好开发。
- 一种光传感器的施密特触发器电路-202320616136.X
- 桑田;杨柳 - 美芯晟科技（北京）股份有限公司
- 2023-03-23 - 2023-07-18 - H03K3/3565
- 本申请提供一种光传感器的施密特触发器电路，在触发器电路的第一PMOS管的源极连接了第一降压PMOS管，使第一PMOS管消耗第一降压PMOS管的阈值电压大小的电压，第一PMOS管的栅源电压差减小，在VDD–Vth_m0‑Vth_m1VinVDD–Vth_m1范围内也不会产生漏电，Vth_m0为第一降压PMOS管的阈值电压，Vth_m1为第一PMOS管的阈值电压。同时，由于PMOS管的栅源电压的减小，施密特触发器的负向阈值电压也随之降低，从而在一定低压范围内，能够避免出现负向阈值电压太高导致输出信号无法识别逻辑1或错误识别逻辑0的情形。
- 用于解决CMOS反相器启动过程中嵌套控制的逻辑电路-202310316601.2
- 马学龙 - 江苏润石科技有限公司
- 2023-03-24 - 2023-06-30 - H03K3/3565
- 本发明公开用于解决CMOS反相器启动过程中嵌套控制的逻辑电路，属于基本电子电路的技术领域。该逻辑电路包括：施密特触发单元、缓冲单元、比较单元，在参考电压不满足CMOS反相器启动条件时由电源电压使能反相器，而在参考电压满足反相器启动条件时通过比较参考电压和施密特触发单元翻转电压选择反相器使能信号，实现降低CMOS反相器输入高电平的最小值V
- 施密特电路-202211274068.X
- 菅野纯一;今井靖 - 艾普凌科株式会社
- 2022-10-18 - 2023-06-30 - H03K3/3565
- 本发明提供一种施密特电路，即便在连接于未取得阻抗匹配的通信总线而在输入信号叠加有反射噪声的情况下，施密特电路的输出也不产生颤动。本发明的施密特电路包括第一信号检测电路、第二信号检测电路、锁存器电路、选择信号生成电路、第一输入端子及第一输出端子，第一信号检测电路连接于第一输入端子、锁存器电路及选择信号生成电路，第二信号检测电路连接于第一输入端子、锁存器电路及选择信号生成电路，锁存器电路连接于选择信号生成电路和输出端子，选择信号生成电路具有延迟电路。
- 用于双焊盘电压电平移位器的静态和间歇动态多偏置核心-202180067389.X
- A·普拉斯瓦拉;W·J·陈;C-G·谭;R·贾里里泽纳里 - 高通股份有限公司
- 2021-09-23 - 2023-06-23 - H03K3/356
- 集成电路中的输出驱动器包括电压移位器。输出驱动器具有被配置为响应于输入信号而提供低电压信号的低电压部分和被配置为响应于输入信号而提供高电压信号的高电压部分。第一偏置电路被配置为向高电压部分中的第一晶体管提供偏置，使得该偏置在输出信号中的转换期间被修改。第二偏置电路被配置为当输出信号处于低电压电平时导通高电压部分中的第二晶体管。第二晶体管被配置为使第一晶体管的端子放电。输入信号在0伏和0.9伏之间切换。输出信号在0伏和1.2伏之间或者0伏和1.8伏之间切换。
- 信号线驱动电路-202180067827.2
- 吉冈雅树 - 索尼半导体解决方案公司
- 2021-09-29 - 2023-06-23 - H03K3/356
- [问题]为了抑制信号线电压的变化。[解决方案]一种用于驱动多条信号线的信号线驱动电路，包括：基准电压生成单元，用于在驱动多条信号线之前的第一时间段内生成电压电平根据时间而变化的基准电压；电流保持单元，对应于信号线设置以保持根据信号线上的负载和基准电压的时间变化的电流；以及电流控制单元，在经过第一时间段之后的第二时间段内用于允许由电流保持单元保持的电流流入对应的信号线以生成信号线的驱动电压。
- 高速电平移位器-201880021771.5
- 郑春明;陈薄弘;F·阿梅德;晶昌镐;允思相;D·李 - 高通股份有限公司
- 2018-03-12 - 2023-06-23 - H03K3/356
- 一种电路(200)包括输出节点(OUT)和被配置为基于第一电压域中的输入信号(VDDL)在输出节点处提供第二电压域中的输出信号(VDDH)的交叉耦合的成对半导体器件(204，214)。该电路还包括耦合到输出节点的上拉辅助电路(230)；以及耦合到上拉辅助电路的前瞻电路(220)，其中前瞻电路被配置为当第二电压域中的反相输出信号的电压电平存在从第二电压域的高电压电平到第二电压域的低电压电平的降低时，引起上拉辅助电路辅助增加输出节点处的电压电平。
- 一种强锁存结构的D触发器电路-202110921437.9
- 卢文娟;孙雨佳;朱志国;吕盼稂;彭春雨;吴秀龙;蔺智挺;陈军宁 - 安徽大学;合肥海图微电子有限公司;合肥市微电子研究院有限公司
- 2021-08-11 - 2023-06-23 - H03K3/3562
- 本发明公开了一种强锁存结构的D触发器电路，包括依次连接的四个逻辑输入反相器、强锁存电路、两个传输门，强锁存电路包括两个NMOS晶体管，四个PMOS晶体管，左侧部分的晶体管依次串联，右侧部分的晶体管同样依次串联，两侧部分构成强锁存结构；PMOS晶体管PM6栅极与Q节点相连，PMOS晶体管PM8栅极与Q非节点相连，相互构成负反馈回路；强锁存电路接收四个逻辑输入反相器给进来的方波信号，并保存在Q和Q非节点，每次转换能减少左侧或右侧部分的电流从VDD流入GND，从而大大减少动态泄漏。上述电路解决了传统锁存器泄露功耗和信号翻转的过程中短路功耗大的问题，降低了整个芯片设计的功耗。
- 延迟增强反向器、缓冲器及半导体装置-202320119675.2
- 黄奕云;林峰;谢思亮;李萍萍;孟庆超 - 台湾积体电路制造股份有限公司;台积电（南京）有限公司
- 2023-02-06 - 2023-06-23 - H03K3/356
- 一种延迟增强反向器、缓冲器及半导体装置，延迟增强反向器包括：非延迟增强反向器，其在第一节点处具有输出，在第二节点处具有输入；及在第一节点与第二节点之间反馈耦合的电容性装置。电容性装置包括：在第一节点与第二节点之间反馈耦合的第一正通道金属氧化物场效晶体管，第一正通道金属氧化物场效晶体管具有电容器组态；及在第一节点与第一参考电压之间反馈耦合的第一负通道金属氧化物场效晶体管，第一负通道金属氧化物场效晶体管具有电容器组态。
- 施密特触发器-202111508179.8
- 张涛 - 华大半导体有限公司
- 2021-12-10 - 2023-06-13 - H03K3/3565
- 本发明提供了一种施密特触发器，包括：输入电路，被配置为根据输入电压生成转换电位，并将转换电位提供至转换电路；转换电路，被配置为根据转换电位生成用于输出电路的输出电压，所述转换电路包括：第一转换晶体管和第二转换晶体管，被配置为根据转换电位向输出电路提供输出电压；第一防闩锁晶体管，连接在第一转换晶体管和地之间；以及第二防闩锁晶体管，连接在第二转换晶体管和电源电压之间；以及输出电路，被配置为根据输出电压输出最终输出电位值。
- 锁存器装置及其操作方法-202210048460.6
- 约瑟夫·伊丹萨;拉米亚·玛斯拉克 - 南亚科技股份有限公司
- 2022-01-17 - 2023-06-06 - H03K3/356
- 一种锁存器装置包括差分对、差分电路及时钟门电路。差分对接收差分输入信号，且差分电路对差分输入信号执行逻辑运算。时钟门电路被配置成根据时钟信号将供应电压从电力供应节点供应到第一连接节点。时钟门电路包括独立参考电路及相依参考电路。独立参考电路被配置成根据时钟信号控制电力供应节点与第一连接节点之间的第一电力路径。相依参考电路被配置成根据时钟信号及第一控制信号控制电力供应节点与第一连接节点之间的第二电力路径，其中第一控制信号是根据差分输入信号中的一者的电压电平确定。
- 一种脉冲发生器超快沿整形与压缩的方法-202211710826.8
- 董立志;朱卫国;罗阳 - 中电科思仪科技股份有限公司
- 2022-12-29 - 2023-05-30 - H03K3/356
- 本发明公开了一种脉冲发生器超快沿整形与压缩的方法，采用由砷化镓工艺制备的分布式功率放大器，非线性传输线集成在砷化镓基片上，即在线性传输线上等间隔地放置非线性的电容，当有脉冲信号经过时，其上升沿低电压部分小于高电压部分的传输速度，其上升时间得到压缩，因此输出的脉冲信号的上升时间变短。采用本发明方法产生的脉冲边沿陡峭、边沿时间短至10ps，而且与输入信号相关性低，非线性传输线的方式还具有传输频率高、波形质量高、输出幅度大的优点。
- 一种动态锁存器-202211720323.9
- 李寒 - 上海安路信息科技股份有限公司
- 2022-12-30 - 2023-05-23 - H03K3/356
- 本申请涉及集成电路领域，公开了一种动态锁存器，可以分别控制NMOS管和PMOS管的工作电平，提高动态锁存器的性能和工作速度，并使整个电路工作于更低的电源电压下。该动态锁存器包括放大级、第一再生级以及第二再生级。每一个再生级包括两个交叉耦合的反相器，反相器的每一个包括1个NMOS管和1个PMOS管。放大级的输出耦合到第一再生级、第二再生级的输入，第一再生级的输出为第二再生级的NMOS管提供偏置和信号，第二再生级的输出为第一再生级的PMOS管提供偏置和信号。
- 单位时间间隔宽脉冲生成器、并串转换电路及方法-202211576189.X
- 潘权;伍伟涛;吴泓志;程旭旭;罗雄师 - 南方科技大学
- 2022-12-07 - 2023-05-23 - H03K3/356
- 本发明公开了一种单位时间间隔宽脉冲生成器、并串转换电路及方法，单位时间间隔宽脉冲生成器包括：数据信息提取单元、脉冲生成单元与预充电单元；其中，所述数据信息提取单元接入电源电压，所述数据信息提取单元用于接收输入数据并判断所述输入数据的类型；所述脉冲生成单元接入电源电压与时钟信号，并与所述数据信息提取单元连接，所述脉冲生成单元用于根据所述时钟信号与所述输入数据的数据类型输出单位时间间隔宽脉冲信号；所述预充电单元接入电源电压并与所述数据信息提取单元连接，所述预充电单元用于在所述单位时间间隔宽脉冲信号生成前在单位时间间隔宽脉冲生成器的输出端形成预充电电势。本发明能够提高并转串电路的工作速率。
- 一种施密特触发电路及振荡电路-202320001524.7
- 孙占龙;梁佩俊 - 深圳市美矽微半导体有限公司
- 2023-01-03 - 2023-05-23 - H03K3/3565
- 本实用新型公开了一种施密特触发电路及振荡电路,包含触发电路U1，包含PMOS管与NMOS管，所述的PMOS管包含第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4与第五PMOS管MP5，所述的NMOS管包含第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4与第五NMOS管MN5，本实用新型中的施密特触发电路包含具有温度与电压补偿作用的电路结构，此电路结构可以大幅减少振荡电路在不同工作温度与工作电压下输出的频率偏差，本实用新型能够满足对频率精度要求较高的应用场景。
- 一种FDSOI工艺的双电源冗余锁存瞬时剂量率辐射加固触发器-202211493609.8
- 李同德;赵元富;杜芊;苑靖爽;孙雨;隋成龙;曹炜亦 - 北京时代民芯科技有限公司;北京微电子技术研究所
- 2022-11-25 - 2023-05-16 - H03K3/356
- 本发明涉及一种适用于FDSOI工艺的双电源冗余锁存瞬时剂量率辐射加固触发器结构,属于抗辐射集成电路设计技术领域。通过增加冗余锁存结构，抑制由瞬时剂量率辐射导致的电源塌陷所引起的触发器输出数据翻转和扰动。冗余锁存结构采用与触发器主体结构不同的电源供电，并进行版图加固设计。整体电路采用晶体管堆叠结构，提高触发器抗瞬时剂量率辐射的能力。本发明的设计基于商用规则，可操作性强，易实现。
- 专利分类
