[发明专利]具有叠层芯片的存储器模块及其制造方法无效
申请号: | 01111713.3 | 申请日: | 2001-03-20 |
公开(公告)号: | CN1162907C | 公开(公告)日: | 2004-08-18 |
发明(设计)人: | 李文泉 | 申请(专利权)人: | 宇瞻科技股份有限公司 |
主分类号: | H01L25/10 | 分类号: | H01L25/10;H01L23/495;H01L25/065;G11C5/00 |
代理公司: | 北京市柳沈律师事务所 | 代理人: | 黄敏 |
地址: | 台湾省*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种存储器模块,其由第一印刷电路板及第二印刷电路板连接叠层第一标准存储集成电路及第二标准存储集成电路两侧的接脚以形成具有叠层芯片的标准存储集成电路组。本发明并提供一种存储集成组的制造方法,其通过表面粘着技术将多个标准存储集成电路的接脚焊接在一印刷电路板形成具有叠层芯片的存储器模块,藉以降低存储器模块的制造成本并增加产品的良率。 | ||
搜索关键词: | 具有 芯片 存储器 模块 及其 制造 方法 | ||
【主权项】:
1.一种具有叠层芯片的存储器模块,该存储器模块具有多个标准存储集成电路组形成在一基板上,所述标准存储集成电路组包括:一第一标准存储集成电路,具有多个接脚;一第二标准存储集成电路,具有多个接脚且与该第一标准存储集体电路叠层连接;及,第一印刷电路板及第二印刷电路板,分别固定在该第二标准存储集成电路接脚的两侧用以电连接该第一标准存储集成电路的相对接脚,其中所述印刷电路板上形成对应该标准存储集成电路接脚的多个封闭孔及贯穿孔,且所述贯穿孔连接该第一及第二标准存储集成电路的控制信号线及地址线接脚而所述封闭孔则阻隔第一及第二标准存储集成电路的数据线接脚。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于宇瞻科技股份有限公司,未经宇瞻科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/01111713.3/,转载请声明来源钻瓜专利网。
- 上一篇:堆叠式影像感测器及其制造方法
- 下一篇:半导体装置
- 同类专利
- 专利分类