“N·慕克吉”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果64个，建议您升级VIP下载更多相关专利

[发明专利]用于薄膜沉积的液体前体注射-CN202180078061.8在审
发明人： A·芬克尔曼;N·慕克吉;M·萨尔达纳 -专利权人：尤金纳斯股份有限公司
申请日： 2021-10-29 - 公布日： 2023-08-08 - 主分类号： C23C16/448 文献下载
摘要：所公开技术大体上涉及半导体处理，且更特定来说，涉及用于沉积薄膜的液体前体注射设备及方法。将液体前体注射到薄膜沉积腔室中的方法包括通过使用液体注射单元将所述液体前体雾化成雾化前体液滴，且在汽化腔室中将所述雾化前体液滴汽化成汽化液体前体，而将所述汽化液体前体递送到所述薄膜沉积腔室中。所述液体注射器单元及所述液体前体使得在包含所述液体注射单元处的第一液体前体温度、所述液体前体注射单元上游的第一液体前体压力及所述液体前体注射单元下游的第一气体压力的较低稳定性条件下操作液体前体递送单元引起所述液体前体的质量流率在第一持续时间期间相对于所述液体前体的平均质量流率变化超过10％。将所述汽化液体前体递送到所述薄膜沉积腔室中包括在较高稳定性条件下操作所述液体前体递送单元。所述较高稳定性包含以下中的一或多者：所述液体注射单元处的第二液体前体温度，其低于所述第一液体温度；所述注射单元上游的第二液体压力，其高于所述第一液体压力；及所述液体注射单元下游的第二气体压力，其高于所述第一气体压力。所述较高稳定性使得所述液体前体的所述质量流率在具有与所述第一持续时间相同的持续时间的第二持续时间期间相对于平均质量流率变化小于10％。
用于薄膜沉积液体注射

[发明专利]基于选择性外延生长的III-V族材料的器件-CN201910574857.7有效
发明人： N·戈埃尔;G·杜威;M·V·梅茨;N·慕克吉;M·拉多萨夫列维奇;B·舒金;J·T·卡瓦列罗斯;R·S·周 -专利权人：英特尔公司
申请日： 2013-06-28 - 公布日： 2023-01-03 - 主分类号： H01L29/06 文献下载
摘要：第一基于III‑V族材料的缓冲层被沉积在硅衬底上。第二基于III‑V族材料的缓冲层被沉积到第一基于III‑V族材料的缓冲层上。基于III‑V族材料的器件沟道层被沉积在第二基于III‑V族材料的缓冲层上。
基于选择性外延生长 iii 材料器件

[发明专利]Ge和III-V族沟道半导体器件及制造方法-CN201910109659.3有效
发明人： R·皮拉里塞泰;S·达斯古普塔;N·戈埃尔;V·H·勒;M·拉多萨夫列维奇;G·杜威;N·慕克吉;M·V·梅茨;W·拉赫马迪;J·T·卡瓦列罗斯;B·舒金;H·W·肯内尔;S·M·塞亚;R·S·周 -专利权人：英特尔公司
申请日： 2013-09-27 - 公布日： 2022-08-16 - 主分类号： H01L29/06 文献下载
摘要：说明了具有最大顺从性和自由表面弛豫的Ge和III‑V族沟道半导体器件及制造这种Ge和III‑V族沟道半导体器件的方法。例如，一种半导体器件包括布置在半导体衬底上的半导体鳍状物。半导体鳍状物具有中心突出或凹陷段，沿半导体鳍状物的长度与突出外侧段对间隔开。覆层区布置在半导体鳍状物的中心突出或凹陷段上。栅极叠置体布置在覆层区上。源极区/漏极区布置在半导体鳍状物的所述突出外侧段对中。
ge iii 沟道半导体器件制造方法

[发明专利]电阻式随机存取存储器单元中的氧化物存储器元件的稀土金属与金属氧化物电极接合-CN201480081407.X有效
发明人： P·马吉;E·V·卡尔波夫;N·慕克吉;R·皮拉里塞泰;U·沙阿;B·S·多伊尔;R·S·周 -专利权人：英特尔公司
申请日： 2014-09-25 - 公布日： 2022-08-09 - 主分类号： H01L27/115 文献下载
摘要：薄膜电阻式存储器材料堆叠体包括在第一电极与薄膜存储器材料的界面处的高功函数金属氧化物、以及在第二电极与薄膜存储器材料的界面处的低功函数稀土金属中的至少一种。针对高导通/关断电流比，高功函数金属氧化物相对于存储器材料提供良好的肖特基势垒高度。金属氧化物与开关氧化物的相容性降低了氧/空穴的循环损失，以改善存储器器件的耐久性。低功函数稀土金属提供高氧溶解度以增强在沉积状态下在存储器材料内的空穴产生，以用于在提供与电阻式存储器材料的欧姆接触的同时实现低形成电压要求。
电阻随机存取存储器单元中的氧化物存储器元件稀土金属金属电极接合

[发明专利]氮化钛硅势垒层-CN202080081318.0在审
发明人：许在锡;J·麦克;S·J·拉蒂;N·慕克吉 -专利权人：尤金纳斯股份有限公司
申请日： 2020-09-14 - 公布日： 2022-07-12 - 主分类号： H01L45/00 文献下载
摘要：所公开的技术大体上涉及一种包括氮化钛硅的势垒层，且更特定来说涉及一种用于非易失性存储器装置的势垒层，及其形成方法。在一个方面中，一种形成用于相变存储器装置的电极的方法包括在半导体衬底上方在经配置以存储存储器状态的相变存储元件上形成包括氮化钛硅(TiSiN)的电极。形成所述电极包括使半导体衬底暴露到一或多个周期性气相沉积循环，其中多个所述周期性气相沉积循环包括暴露到Ti前体、暴露到N前体及暴露到Si前体。
氮化钛硅势垒层

[发明专利]以氮化钛为主的保形薄膜及其形成方法-CN202080081326.5在审
发明人： N·慕克吉;金海英;J·麦克;许在锡;郑昇勋;S·J·拉蒂;S·丘格;N·纳吉博拉什拉菲;奥山美一;B·B·尼 -专利权人：尤金纳斯股份有限公司
申请日： 2020-09-14 - 公布日： 2022-07-12 - 主分类号： C23C16/34 文献下载
摘要：公开的技术大体上涉及形成以氮化钛为主的薄膜，且更特定来说，涉及以氮化钛为主的保形及平滑薄膜及其形成方法。在一个方面中，形成包括TiSiN或TiAlN中的一或两者的薄膜的方法包括在反应腔室中大于1托的压力下使半导体衬底暴露到一或多个气相沉积循环，其中多个所述气相沉积循环包括暴露到钛(Ti)前体、暴露到氮(N)前体及暴露到硅(Si)前体或铝(Al)前体中的一或两者。
氮化为主薄膜及其形成方法

[发明专利]保形且平滑的氮化钛层及其形成方法-CN202080081214.X在审
发明人：郑昇勋;N·慕克吉;奥山美一;N·纳吉博拉什拉菲;B·B·尼;金海英;S·J·拉蒂 -专利权人：尤金纳斯股份有限公司
申请日： 2020-09-14 - 公布日： 2022-07-08 - 主分类号： C23C16/455 文献下载
摘要：所公开的技术大体上涉及形成包括氮化钛(TiN)的薄膜，且更特定来说，涉及通过周期性气相沉积工艺形成包括(TiN)的所述薄膜。在一个方面中，一种形成包括TiN的薄膜的方法包括使半导体衬底暴露到一或多个各自包括暴露到第一Ti前体及暴露到第一N前体的第一周期性气相沉积循环以形成所述薄膜的第一部分，及使所述半导体衬底暴露到一或多个各自包括暴露到第二Ti前体及暴露到第二N前体的第二周期性气相沉积循环以形成所述薄膜的第二部分，其中在所述一或多个第一周期性气相沉积循环期间暴露到所述第一Ti前体及所述第一N前体中的一或两者是在与在所述一或多个第二周期性气相沉积循环期间对应暴露到所述第二Ti前体及所述第二N前体中的一或两者不同的压力下。各方面还涉及合并有所述薄膜的半导体结构及其形成方法。
平滑氮化及其形成方法

[发明专利]可叠置薄膜存储器-CN201580080286.1有效
发明人： E·V·(I)·卡尔波夫;J·T·卡瓦列罗斯;R·S·周;N·慕克吉;R·里奥斯;P·马吉;V·H·勒;R·皮拉里塞泰;U·沙阿;G·杜威;M·拉多萨夫列维奇 -专利权人：英特尔公司
申请日： 2015-06-23 - 公布日： 2022-03-08 - 主分类号： H01L21/28 文献下载
摘要：薄膜晶体管沉积在衬底之上的金属层的一部分之上。存储器元件被耦合到薄膜晶体管以提供第一存储器单元。第二存储器单元在第一存储器之上。逻辑块被耦合到至少第一存储器单元。
可叠置薄膜存储器

[发明专利]电阻随机存取存储器器件及其形成方法-CN201680030630.0有效
发明人： R·皮拉里塞泰;P·马吉;U·沙阿;N·慕克吉;E·卡尔波夫;B·多伊尔;R·周 -专利权人：英特尔公司
申请日： 2016-06-27 - 公布日： 2022-02-11 - 主分类号： H01L21/76 文献下载
摘要：本公开内容提供用于形成电阻随机存取存储器(RRAM)器件的系统和方法。根据本公开内容的RRAM器件包括衬底和布置在其上的第一电极。RRAM器件包括布置在第一电极之上的第二电极和布置在第一电极和第二电极之间的RRAM电介质层。RRAM电介质层具有在第二电极和RRAM电介质层之间的界面处的顶部中心部分处的凹槽。
电阻随机存取存储器器件及其形成方法

[发明专利]沟槽限定的外延生长器件层-CN201710540962.X有效
发明人： R·皮拉里塞泰;S·H·宋;N·戈埃尔;J·T·卡瓦列罗斯;S·达斯古普塔;V·H·勒;W·拉赫马迪;M·拉多萨夫列维奇;G·杜威;H·W·田;N·慕克吉;M·V·梅茨;R·S·周 -专利权人：谷歌有限责任公司
申请日： 2013-06-20 - 公布日： 2022-01-25 - 主分类号： H01L27/092 文献下载
摘要：提供了一种沟槽限定的选择性外延生长工艺，其中，在沟槽的限定内进行半导体器件层的外延生长。在实施例中，制作沟槽，使其包括设置在所述沟槽的底部的原来的平面半导体种子表面。可以使包围种子表面的半导体区域相对于种子表面凹陷，其中，将隔离电介质设置到所述半导体区域上，以包围所述半导体种层并形成沟槽。在形成沟槽的实施例中，可以将牺牲硬掩模鳍状物覆盖到电介质内，之后对所述电介质平面化，以暴露出所述硬掩模鳍状物，之后去除所述硬掩模鳍状物，以暴露出所述种子表面。通过选择性异质外延从所述种子表面形成半导体器件层。在实施例中，通过使隔离电介质的顶表面凹陷来从所述半导体器件层形成非平面器件。在实施例中，可以由所述半导体器件层来制作具有高载流子迁移率的非平面CMOS器件。
沟槽限定外延生长器件

[发明专利]具有带有多电介质栅极堆叠体的Ⅲ-Ⅴ族材料有源区的非平面半导体器件-CN201810146657.7有效
发明人： G·杜威;M·拉多萨夫列维奇;R·皮拉里塞泰;B·舒-金;N·慕克吉 -专利权人：英特尔公司
申请日： 2013-06-12 - 公布日： 2021-12-28 - 主分类号： H01L29/06 文献下载
摘要：本发明描述了具有带有多电介质栅极堆叠体的Ⅲ‑Ⅴ族材料有源区的非平面半导体器件。例如，半导体器件包括设置在衬底上方的异质结构。异质结构包括具有沟道区的三维Ⅲ‑Ⅴ族材料体。源极和漏极材料区设置在所述三维Ⅲ‑Ⅴ族材料体上方。沟槽设置在所述源极和漏极材料区中，将源极区与漏极区分开，并且暴露所述沟道区的至少一部分。栅极堆叠体设置在所述沟槽中并且设置在所述沟道区的暴露的部分上。所述栅极堆叠体包括第一和第二电介质层以及栅极电极。
具有带有电介质栅极堆叠材料有源平面半导体器件

[发明专利]电阻式存储器单元及电阻式存储器单元的前体、制造其的方法和包括其的器件-CN201480083609.8有效
发明人： N·慕克吉;R·皮拉里塞泰;P·马吉;U·沙阿;R·E·阿奇;M·库恩;J·S·布罗克曼;H·刘;E·V·卡尔波夫;K·奥乌兹;B·S·多伊尔;R·S·周 -专利权人：英特尔公司
申请日： 2014-12-24 - 公布日： 2021-09-14 - 主分类号： H01L43/08 文献下载
摘要：描述了电阻式存储器单元、其前体以及制造电阻式存储器单元的方法。在一些实施例中，电阻式存储器单元由包括切换层前体的电阻式存储器前体形成，切换层前体包含以受控分布存在于其中的多个氧空位，可选地不使用氧交换层。在这些或其它实施例中，所述的电阻式存储器前体可以包括形成在切换层前体上的第二电极，其中第二电极包括导电的但与氧基本上不发生反应的第二电极材料。还描述了包括电阻式存储器单元的器件。
电阻存储器单元制造方法包括器件

[发明专利]用于集成有功率管理和射频电路的片上系统(SOC)结构的III族-N晶体管-CN201710536570.6有效
发明人： H·W·田;R·周;V·拉奥;N·慕克吉;M·拉多萨夫列维奇;R·皮拉里塞泰;G·杜威;J·卡瓦列罗斯 -专利权人：英特尔公司
申请日： 2011-12-19 - 公布日： 2021-08-13 - 主分类号： H01L21/8252 文献下载
摘要：利用基于能实现高Ft以及也具有充分高的击穿电压(BV)的III族‑氮化物(III‑N)的晶体管技术来集成RFIC与PMIC的片上系统(SoC)解决方案，以实现高电压和/或高功率电路。在实施例中，III组‑N晶体管结构容易进行缩放，以在很多相继代的器件中维持性能改善路线。在实施例中，III组‑N晶体管结构容易与IV族晶体管结构，例如平面和非平面硅CMOS晶体管技术进行单片集成。利用允许增强模式工作和良好栅极钝化的置换栅极技术形成具有一个或多个凹陷栅极、对称源极和漏极、再生长源极/漏极的平面和非平面HEMT实施例。
用于集成功率管理射频电路系统 soc 结构 iii 晶体管

[发明专利]包括局部丝状沟道的电阻性存储器单元、包括其的器件、以及制造其的方法-CN201480083490.4有效
发明人： P·马吉;R·皮拉里塞泰;N·慕克吉;U·沙阿;E·V·卡尔波夫;B·S·多伊尔;R·S·周 -专利权人：英特尔公司
申请日： 2014-12-18 - 公布日： 2021-06-25 - 主分类号： H01L27/24 文献下载
摘要：描述了电阻性存储器单元。在一些实施例中，电阻性存储器单元包括切换层，该切换层具有内部区域，一个或多个丝状体形成在内部区域中。在一些实例中，丝状体仅形成在切换层的内部区域内。还描述了制造这样的电阻性存储器单元和器件的方法。
包括局部丝状沟道电阻存储器单元器件以及制造方法

[发明专利]具有锗或III-V族有源层的深环栅极半导体器件-CN201711054009.0有效
发明人： R·皮拉里塞泰;W·拉赫马迪;V·H·勒;S·H·宋;J·S·卡治安;J·T·卡瓦列罗斯;H·W·田;G·杜威;M·拉多萨夫列维奇;B·舒金;N·慕克吉 -专利权人：英特尔公司
申请日： 2014-01-09 - 公布日： 2021-06-15 - 主分类号： H01L29/06 文献下载
摘要：描述了具有锗或III‑V族有源层的深环栅极半导体器件。例如，非平面半导体器件包括设置在衬底上方的异质结构。所述异质结构包括位于具有不同组分的上部层与下部层之间的异质结。有源层设置在所述异质结构上方并且具有不同于所述异质结构的所述上部层和下部层的组分。栅极电极叠置体设置在所述有源层的沟道区上并且完全环绕所述有源层的所述沟道区，并且设置在所述上部层的沟槽中并且至少部分地在所述异质结构的所述下部层中。源极区和漏极区设置在所述栅极电极叠置体的任一侧上的所述有源层中和所述上部层中，但不在所述下部层中。
具有 iii 有源栅极半导体器件

1
2
3
4
5
下一页»
尾页
共 64 条