“M·J·塞登”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果50个，建议您升级VIP下载更多相关专利

[发明专利]半导体衬底裂纹缓解系统和相关方法-CN201910341337.1在审
发明人： M·J·塞登 -专利权人：半导体元件工业有限责任公司
申请日： 2019-04-26 - 公布日： 2019-11-05 - 主分类号： H01L21/02 文献下载
摘要：本发明题为“半导体衬底裂纹缓解系统和相关方法”。本发明公开了一种用于愈合半导体衬底中的裂纹的方法，所述方法的实施方式可以包括：识别半导体衬底中的裂纹；以及加热所述半导体衬底的包括所述裂纹的区域，直到所述裂纹愈合。
衬底半导体缓解系统愈合加热

[发明专利]半导体衬底管芯锯切切单系统和方法-CN201910341335.2在审
发明人： M·J·塞登 -专利权人：半导体元件工业有限责任公司
申请日： 2019-04-26 - 公布日： 2019-11-05 - 主分类号： H01L21/67 文献下载
摘要：本申请涉及半导体衬底管芯锯切切单系统和方法。切割半导体衬底的方法的实施方式可包括：使锯片与半导体衬底的非立方晶格的晶面基本上垂直地对准，并且以与半导体衬底的非立方晶格的晶面基本上垂直的角度切割穿过所述半导体衬底。
半导体衬底衬底管芯立方晶格单系统晶面角度切割垂直的垂直地锯片切割对准穿过申请

[发明专利]SOI衬底及相关方法-CN201910326869.8在审
发明人： M·J·塞登;M·格瑞斯伍尔德 -专利权人：半导体元件工业有限责任公司
申请日： 2019-04-23 - 公布日： 2019-11-01 - 主分类号： H01L27/12 文献下载
摘要：本发明题为“SOI衬底及相关方法”。绝缘体上硅(SOI)管芯的实施方式可包括具有第一侧和第二侧的硅层，以及直接耦接到所述硅层的所述第二侧的绝缘层。所述绝缘层可不耦接到任何其他硅层。
硅层绝缘层衬底绝缘体上硅管芯

[实用新型]半导体晶圆-CN201721029201.X有效
发明人： M·J·塞登;野间崇;斋藤和弘 -专利权人：半导体元件工业有限责任公司
申请日： 2017-08-17 - 公布日： 2018-05-08 - 主分类号： H01L23/488 文献下载
摘要：本实用新型涉及半导体晶圆。提供了一种半导体晶圆，该半导体晶圆包括围绕该半导体晶圆的周边的边缘支撑环和在该半导体晶圆的表面上在边缘支撑环内形成的导电层。第一模板设置在边缘支撑环上方，该第一模板具有延伸到导电层并与导电层对准的多个第一开口。多个凸块分散在第一模板上方，以占据导电层上方的第一开口。本实用新型解决的一个技术问题是改善具有边缘支撑环的半导体晶圆的凸起。本实用新型实现的一个技术效果是提供改进的半导体晶圆。
半导体

[实用新型]半导体晶片加工设备及对半导体晶片进行探针测试的设备-CN201720958380.9有效
发明人： M·J·塞登;李兴进 -专利权人：半导体元件工业有限责任公司
申请日： 2017-08-03 - 公布日： 2018-03-13 - 主分类号： H01L21/67 文献下载
摘要：本实用新型公开了一种半导体晶片加工设备及对半导体晶片进行探针测试的设备。半导体测试系统具有膜框架，所述膜框架包括带部分以及穿过所述带部分的一个或多个开口。所述开口设置在所述膜框架的所述带部分的中心区域中。所述膜框架可具有形成于所述带部分上或穿过所述带部分形成的导电迹线。薄半导体晶片包括形成于所述半导体晶片的表面上方的导电层。所述半导体晶片安装在所述膜框架的所述带部分中的所述开口上方。晶片探针卡盘包括较低表面和凸起表面。所述膜框架安装到所述晶片探针卡盘，所述凸起表面延伸穿过所述带部分中的所述开口以接触所述半导体晶片的所述导电层。通过所述膜框架的所述带部分中的所述开口对所述半导体晶片进行探针测试。
半导体晶片加工设备对半导体进行探针测试

[实用新型]半导体器件-CN201621056913.6有效
发明人： M·J·塞登;F·J·卡尔尼;E·伍塞伊 -专利权人：半导体元件工业有限责任公司
申请日： 2016-09-14 - 公布日： 2018-01-09 - 主分类号： H01L27/146 文献下载
摘要：本实用新型涉及半导体器件。所述半导体器件包括半导体管芯，所述半导体管芯包括第一平坦表面和与所述第一平坦表面相背对的第二弯曲的表面，其中所述半导体管芯包括图像传感器区域。本实用新型解决的一个技术问题是以降低的成本大量制造弯曲的图像传感器。本实用新型实现的一个技术效果是在半导体管芯上提供能够以低的成本大量生产的弯曲的图像传感器。
半导体器件

[实用新型]半导体器件-CN201720305810.7有效
发明人： F·J·卡尔尼;J·W·霍尔;M·J·塞登 -专利权人：半导体元件工业有限责任公司
申请日： 2016-09-14 - 公布日： 2017-12-12 - 主分类号： H01L23/48 文献下载
摘要：本实用新型涉及一种半导体器件。本实用新型的一方面的目的是提供一种节省成本的半导体器件。半导体器件包括第一衬底；第二衬底；在所述第一衬底上方形成的第一导电层；在所述第二衬底上方形成的第二导电层，其中所述第二衬底邻近所述第一衬底设置；以及跨所述第一衬底的所述第一导电层和所述第二衬底的所述第二导电层而形成的互连件。本实用新型的一方面的技术效果是所提供的半导体器件是节省成本的。
半导体器件

[实用新型]半导体器件-CN201621056911.7有效
发明人： M·J·塞登;F·J·卡尔尼 -专利权人：半导体元件工业有限责任公司
申请日： 2016-09-14 - 公布日： 2017-06-30 - 主分类号： H01L23/544 文献下载
摘要：本实用新型涉及半导体器件。提供一种半导体器件，包括第一晶圆区段，所述第一晶圆区段包括第一半导体管芯；以及第二晶圆区段，所述第二晶圆区段包括第二半导体管芯，其中所述第一晶圆区段与所述第二晶圆区段对准。本实用新型解决的一个技术问题是使晶圆上的半导体管芯对准。本实用新型实现的一个技术效果是提供对准的半导体器件。
半导体器件

[实用新型]半导体器件-CN201621055325.0有效
发明人： M·J·塞登;F·J·卡尔尼;周志雄;王松伟 -专利权人：半导体元件工业有限责任公司
申请日： 2016-09-14 - 公布日： 2017-06-30 - 主分类号： H01L29/06 文献下载
摘要：本实用新型提供了一种半导体器件。所述半导体器件包括半导体管芯，所述半导体管芯包括衬底材料；以及对准凹槽或对准凸起，所述对准凹槽或对准凸起穿过所述半导体管芯的表面形成在所述衬底材料中。根据本公开的实施例，可以改善管芯贴装精度，减小或者消除对管芯尺寸的限制，降低封装尺寸，减少制造缺陷，和/或提高产量。
半导体器件

[实用新型]半导体器件-CN201621055324.6有效
发明人： F·J·卡尔尼;M·J·塞登 -专利权人：半导体元件工业有限责任公司
申请日： 2016-09-14 - 公布日： 2017-05-10 - 主分类号： H01L23/31 文献下载
摘要：本实用新型涉及一种半导体器件。本实用新型的一个方面的目的在于提供一种能够减少制造问题(例如短路和漏电)的半导体器件。本实用新型涉及一种半导体器件，其特征在于，包括第一半导体管芯，所述第一半导体管芯包括基极材料；以及覆盖层，所述覆盖层在所述基极材料的表面上方形成，其中所述第一半导体管芯包括在所述基极材料的侧表面上的悬突。本实用新型的一个方面的技术效果在于所提供的半导体器件能够减少制造问题(例如短路和漏电)。
半导体器件

[实用新型]半导体器件-CN201621057355.5有效
发明人： F·J·卡尔尼;J·W·霍尔;M·J·塞登 -专利权人：半导体元件工业有限责任公司
申请日： 2016-09-14 - 公布日： 2017-05-03 - 主分类号： H01L23/528 文献下载
摘要：本实用新型涉及一种半导体器件。本实用新型的一方面的目的是提供一种节省成本的半导体器件。半导体器件包括第一衬底；第二衬底；在所述第一衬底上方形成的第一导电层；在所述第二衬底上方形成的第二导电层，其中所述第二衬底邻近所述第一衬底设置；以及跨所述第一衬底的所述第一导电层和所述第二衬底的所述第二导电层而形成的互连件。本实用新型的一方面的技术效果是所提供的半导体器件是节省成本的。
半导体器件

[发明专利]使用原位厚度测量将材料从衬底移除的方法-CN201610823133.8在审
发明人： M·J·塞登;F·J.·卡尼 -专利权人：半导体元件工业有限责任公司
申请日： 2016-09-14 - 公布日： 2017-03-29 - 主分类号： H01L21/02 文献下载
摘要：本发明涉及使用原位厚度测量将材料从衬底移除的方法，提供了一种用于将材料从衬底移除的方法，所述方法包括提供具有第一主表面和与其相对的第二主表面的所述衬底。掩模层沿着所述第一主表面和所述第二主表面之一设置并且具有多个开口。将所述衬底放置在蚀刻设备内并使用所述蚀刻设备将材料通过开口从所述衬底移除。使用厚度换能器在所述蚀刻设备内测量所述衬底的厚度。将所述测量的厚度与预定厚度进行比较，并且响应于所述测量的厚度与所述预定厚度相对应而终止所述材料移除步骤。在一个实施方案中，所述方法用于在半导体管芯中更准确地形成凹陷区域，所述凹陷区域可用于例如层叠式器件配置。
使用原位厚度测量材料衬底方法

[发明专利]制造具有低导通状态电阻和结构的半导体器件的方法-CN201610823298.5在审
发明人： M·J·塞登;F·J·卡尔尼 -专利权人：半导体元件工业有限责任公司
申请日： 2016-09-14 - 公布日： 2017-03-29 - 主分类号： H01L27/088 文献下载
摘要：本公开涉及制造具有低导通状态电阻和结构的半导体器件的方法。本发明提供了一种半导体器件，所述半导体器件包括半导体材料切割区域，所述半导体材料切割区域具有第一主表面以及与所述第一主表面相对的第二主表面。在一个实施例中，所述第二主表面包括凹面部分，所述凹面部分通过在剖视图中从所述半导体材料的区域向外延伸的相对侧壁部分限定。所述侧壁部分具有对所述半导体材料切割区域的外周边缘段进行限定的外表面。有源器件区域被设置成邻接所述第一主表面，并且第一导电层被设置成邻接所述凹面部分。所述凹面部分提供了具有改进电气特性的半导体器件，所述侧壁部分提供了不易受翘曲、断裂以及其他可靠性问题影响的半导体器件。
制造具有低导通状态电阻结构半导体器件方法

[发明专利]半导体芯片分离方法-CN201310283250.6在审
发明人： W·F·博格奥特;D·L·柯奈尔;M·J·塞登;J·A·尤德 -专利权人：半导体元件工业有限责任公司
申请日： 2013-07-08 - 公布日： 2014-03-12 - 主分类号： H01L21/78 文献下载
摘要：发明涉及半导体芯片分离方法。在一个实施方案中，半导体芯片通过下列步骤从具有背金属层的半导体晶圆分离：将半导体晶圆放置于载带上，使背金属层与载带相邻；形成穿过半导体晶圆的分离线以在分离线内暴露背金属层；以及流体加工半导体晶圆以从分离线移除背金属层。
半导体芯片分离方法

[发明专利]形成电磁保护半导体管芯的方法及半导体管芯-CN201110008696.9有效
发明人： M·J·塞登;F·J·卡尔尼;G·M·格里瓦纳 -专利权人：半导体元件工业有限责任公司
申请日： 2011-01-17 - 公布日： 2011-08-17 - 主分类号： H01L21/56 文献下载
摘要：本公开涉及形成电磁保护半导体管芯的方法及半导体管芯。在一个实施例中，将半导体管芯形成为具有斜坡侧壁。在该斜坡侧壁上形成导体。
形成电磁保护半导体管芯方法