“J·考博尔圣阿德里安”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果28个，建议您升级VIP下载更多相关专利

[发明专利]数据元素比较处理器、方法、系统和指令-CN201680049798.6有效
发明人： A·K·米什拉;E·T·格罗科斯基;J·D·皮尔斯;D·T·马尔;E·科恩;E·乌尔德-阿迈德-瓦尔;J·考博尔圣阿德里安;R·凡伦天;M·J·查尼;C·J·休斯;M·B·吉尔卡尔 -专利权人：英特尔公司
申请日： 2016-08-24 - 公布日： 2022-08-26 - 主分类号： G06F9/30 文献下载
摘要：处理器包括解码单元，该解码单元用于对指令解码，该指令用于指示将包括至少四个数据元素的第一源紧缩数据操作数，用于指示将包括至少四个数据元素的第二源紧缩数据操作数，并且用于指示一个或多个目的地存储位置。执行单元响应于该指令，用于将至少一个结果掩码操作数存储在(多个)目的地存储位置中。该至少一个结果掩码操作数将包括用于第一和第二源紧缩数据操作数中的一个中的、处于相同的相对位置中的每个对应数据元素的不同的掩码元素。每个掩码元素都用于指示源紧缩数据操作数中的所述一个中的对应数据元素是否等于源紧缩数据操作数中的另一个中的数据元素中的任何数据元素。
数据元素比较处理器方法系统指令

[发明专利]用于融合加法-加法指令的装置和方法-CN201580063772.2有效
发明人： J·考博尔圣阿德里安;R·瓦伦天;M·J·查尼;E·乌尔德-阿迈德-瓦尔;R·艾斯帕萨;G·索尔;M·费尔南德斯;B·J·希克曼 -专利权人：英特尔公司
申请日： 2015-11-24 - 公布日： 2021-11-23 - 主分类号： G06F9/30 文献下载
摘要：在本发明的一个实施例中，一种处理器包括存储位置，所述存储位置被配置为用于存储源紧缩数据操作数集合，所述操作数各自具有多个紧缩数据元素，所述紧缩数据元素根据所述操作数之一内的立即数位值而为正或负。所述处理器还包括：解码器，所述解码器用于对需要输入多个源操作数的指令进行解码；以及执行单元，所述执行单元用于接收所解码的指令并且生成作为所述源操作数之和的结果。在一个实施例中，将所述结果存储回所述源操作数之一中，或者将所述结果存储到独立于所述源操作数的操作数中。
用于融合加法指令装置方法

[发明专利]用于融合乘法-乘法指令的装置和方法-CN201580064354.5有效
发明人： J·考博尔圣阿德里安;R·凡伦天;M·J·查尼;E·乌尔德-阿迈德-瓦尔;R·艾斯帕萨;G·索尔;M·费尔南德斯;B·希克曼 -专利权人：英特尔公司
申请日： 2015-11-24 - 公布日： 2021-05-25 - 主分类号： G06F9/30 文献下载
摘要：在本发明的一个实施例中，一种处理器设备包括存储位置，所述存储位置被配置为用于存储源紧缩数据操作数集合，所述操作数各自具有多个紧缩数据元素，所述紧缩数据元素根据所述操作数之一内的立即数位值而为正或负。所述处理器还包括：解码器，所述解码器用于对需要输入多个源操作数的指令进行解码；以及执行单元，所述执行单元用于接收所解码的指令并且生成作为所述源操作数之积的结果。在一个实施例中，将所述结果存储回所述源操作数之一中，或者将所述结果存储到独立于所述源操作数的操作数中。
用于融合乘法指令装置方法

[发明专利]改进置换指令的装置和方法-CN201710628839.3有效
发明人： E·乌尔德-阿迈德-瓦尔;R·凡伦天;J·考博尔圣阿德里安;B·L·托尔;M·J·查尼;Z·斯波伯;A·格雷德斯廷 -专利权人：英特尔公司
申请日： 2011-12-23 - 公布日： 2020-12-08 - 主分类号： G06F9/30 文献下载
摘要：本申请公开了改进置换指令的装置和方法。描述了具有指令执行逻辑电路的装置。该指令执行逻辑电路具有输入向量元素路由电路，其用于针对三个不同指令中的每个指令执行以下操作：对于多个输出向量元素位置中的每一者，将来自可用于作为输出向量元素的源的多个输入向量元素位置之一的输入向量元素路由至输出向量元素位置。输出向量元素和每个输入向量元素位置为用于这三个不同指令的三个可用位宽之一。该装置还包括掩码层电路，其耦合至输入向量元素路由电路以对由输入向量路由元素电路所创建的数据结构进行掩码。掩码层电路被设计成以对应于这三个可用位宽的三个不同粒度级别进行掩码。
改进置换指令装置方法

[发明专利]掩码置换指令的装置和方法-CN201710387372.8有效
发明人： E·乌尔德-阿迈德-瓦尔;R·凡伦天;J·考博尔圣阿德里安;S·赛尔 -专利权人：英特尔公司
申请日： 2011-12-23 - 公布日： 2020-10-27 - 主分类号： G06F9/30 文献下载
摘要：本申请公开了掩码置换指令的装置和方法。描述了具有指令执行逻辑电路的装置。该指令执行逻辑电路具有输入向量元素路由电路，其用于针对三个不同指令中的每个指令执行以下操作：对于多个输出向量元素位置中的每一者，将来自可用于作为输出向量元素的源的多个输入向量元素位置之一的输入向量元素路由至输出向量元素位置。输出向量元素和每个输入向量元素位置为用于这三个不同指令的三个可用位宽之一。该装置还包括掩码层电路，其耦合至输入向量元素路由电路以对由输入向量路由元素电路所创建的数据结构进行掩码操作。掩码层电路被设计成以对应于这三个可用位宽的三个不同粒度级别进行掩码操作。
掩码置换指令装置方法

[发明专利]打包数据操作掩码串接处理器、方法、系统及指令-CN201610875222.7有效
发明人： B·L·托尔;R·凡伦天;J·考博尔圣阿德里安;E·乌尔德-阿迈德-瓦尔;M·J·查尼 -专利权人：英特尔公司
申请日： 2011-12-22 - 公布日： 2020-06-16 - 主分类号： G06F9/30 文献下载
摘要：本发明涉及打包数据操作掩码串接处理器、方法、系统及指令。根据本发明的一方面的方法包括接收打包数据操作掩码串接指令。打包数据操作掩码串接指令指示具有第一打包数据操作掩码的第一源，指示具有第二打包数据操作掩码的第二源，并指示目的地。响应于所述打包数据操作掩码串接指令，将结果存储在目的地中。所述结果包括：和第二打包数据操作掩码相串接的第一打包数据操作掩码。公开了其它方法、装置、系统和指令。
打包数据操作掩码处理器方法系统指令

[发明专利]用于执行置换操作的设备和方法-CN201610601071.6有效
发明人： E·乌尔德-阿迈德-瓦尔;R·凡伦天;M·哈高格;J·考博尔圣阿德里安;B·L·托尔;M·J·查尼;T·尤里尔;Z·斯波伯;A·格雷德斯廷 -专利权人：英特尔公司
申请日： 2011-12-22 - 公布日： 2019-07-12 - 主分类号： G06F9/30 文献下载
摘要：用于执行置换操作的设备和方法。描述了用于使用掩码置换数据元素的装置和方法。例如，根据一个实施例的方法包括以下操作：从掩码数据结构读取值以确定是否针对目的地操作数的每个数据元素实现掩码；如果针对特定数据元素不实现掩码，则基于存储在目的地操作数中的索引值从第一源操作数和第二源操作数选择要拷贝到目的地操作数内的数据元素位置的数据元素，其中来自第一源操作数和第二源操作数中任一者的数据元素中的任一个可被拷贝到目的地操作数内的数据元素位置中的任一个；并且如果针对所述目的地操作数的特定数据元素实现掩码，则相对于此特定数据元素执行指定掩码操作。
用于执行置换操作设备方法

[发明专利]处理器、用于计算系统的方法、机器可读介质和计算机系统-CN201611063814.5有效
发明人： J·考博尔圣阿德里安;A·T·福塞斯;T·D·弗莱切;L·K·吴;E·斯普林格 -专利权人：英特尔公司
申请日： 2011-12-23 - 公布日： 2019-03-12 - 主分类号： G06F9/30 文献下载
摘要：公开了使用三个标量项的超级乘加(超级MADD)指令。描述了具有执行单元逻辑电路的处理核，所述执行单元逻辑电路使第一寄存器存储第一向量输入操作数，使第二寄存器存储第二向量输入操作数，以及第三寄存器存储包含标量输入操作数a、b、c的打包数据结构。所述执行单元逻辑电路还包括用于执行操作(a*(第一向量输入操作数))+(b*(第二向量操作数))+c的乘法器。
使用三个标量超级 madd 指令

[发明专利]处理器、机器可读存储介质和计算机实现的系统-CN201610865103.3有效
发明人： B·L·托尔;R·凡伦天;J·考博尔圣阿德里安;E·乌尔德-阿迈德-瓦尔;M·J·查尼 -专利权人：英特尔公司
申请日： 2011-12-22 - 公布日： 2019-03-08 - 主分类号： G06F9/30 文献下载
摘要：本发明涉及打包数据操作掩码移位处理器、方法、系统及指令。一方面的方法包括接收打包数据操作掩码移位指令。打包数据操作掩码移位指令指示具有打包数据操作掩码的源，指示比特移位计数并指示目的地。该方法还包括响应于打包数据操作掩码移位指令将结果存储在目的地中。结果包括已经移位了移位比特计数的打包数据操作掩码的比特序列。公开了其它方法、装置、系统和指令。
打包数据操作掩码移位处理器方法系统指令

[发明专利]用于执行反离心操作的指令和逻辑-CN201580063604.3在审
发明人： E·乌尔德-阿迈德-瓦尔;R·凡伦天;J·考博尔圣阿德里安;M·J·查尼 -专利权人：英特尔公司
申请日： 2015-11-16 - 公布日： 2018-09-11 - 主分类号： G06F9/30 文献下载
摘要：在一个实施例中，一种处理设备实现了用于使用向量寄存器或通用寄存器来执行反离心操作的一组指令。所述反离心操作对来自源的相对区域的位进行交织，并且将经交织的位写入目的地。所述指令使用控制掩码，其中具有掩码值为一的每个位是从所述源寄存器的一侧获得的，或者具有掩码为零的向量元素是从相反侧获得的。
离心操作掩码指令通用寄存器向量寄存器处理设备使用控制向量元素源寄存器相反侧组指令写入

[发明专利]打包数据操作掩码移位处理器、方法及系统-CN201180075868.2有效
发明人： B·L·托尔;R·凡伦天;J·考博尔圣阿德里安;E·乌尔德-阿迈德-瓦尔;M·J·查尼 -专利权人：英特尔公司
申请日： 2011-12-22 - 公布日： 2018-07-17 - 主分类号： G06F9/06 文献下载
摘要：一方面的方法包括接收打包数据操作掩码移位指令。打包数据操作掩码移位指令指示具有打包数据操作掩码的源，指示比特移位计数并指示目的地。该方法还包括响应于打包数据操作掩码移位指令将结果存储在目的地中。结果包括已经移位了比特移位计数的打包数据操作掩码的比特序列。公开了其它方法、装置、系统和指令。
打包数据掩码移位指令比特移位移位处理器比特序列结果存储移位指令响应

[发明专利]经改进的提取指令的装置和方法-CN201810027466.9在审
发明人： E·乌尔德-阿迈德-瓦尔;R·凡伦天;J·考博尔圣阿德里安;B·L·托尔;M·J·查尼;Z·斯波伯;A·格雷德斯廷 -专利权人：英特尔公司
申请日： 2011-12-23 - 公布日： 2018-07-03 - 主分类号： G06F9/30 文献下载
摘要：本申请公开了经改进的提取指令的装置和方法。描述了一种装置，该装置包含指令执行逻辑电路，该指令执行逻辑电路用于执行第一、第二、第三和第四指令。第一指令和第二指令二者从相应的第一和第二输入向量的多个第一不重叠部分中的一个部分中选择第一组输入向量元素。第一组具有第一位宽。多个第一不重叠部分中的每个部分具有与第一组相同的位宽。第三指令和第四指令两者从相应的第三和第四输入向量的多个第二不重叠部分中的一个部分中选择第二组输入向量元素。第二组具有比所述第一位宽大的第二位宽。多个第二不重叠部分中的每个部分具有与第二组相同的位宽。该装置包括掩码层电路，该掩码层电路用于在第一粒度下对第一和第三指令的第一和第二组进行掩码操作，其中利用该操作产生的相应结果是第一和第三指令的相应结果。该掩码层电路还用于在第二粒度下对第二和第四指令的第一和第二组进行掩码操作，其中利用该操作产生的相应结果是第二和第四指令的相应结果。
指令输入向量不重叠位宽掩码层电路提取指令指令执行掩码改进申请

[发明专利]经改进的提取指令的装置和方法-CN201180076304.0有效
发明人： E·乌尔德-阿迈德-瓦尔;R·凡伦天;J·考博尔圣阿德里安;B·L·托尔;M·J·查尼;Z·斯波伯;A·格雷德斯廷 -专利权人：英特尔公司
申请日： 2011-12-23 - 公布日： 2018-06-12 - 主分类号： G06F9/30 文献下载
摘要：描述了一种装置，该装置包含指令执行逻辑电路，该指令执行逻辑电路用于执行第一、第二、第三和第四指令。第一指令和第二指令二者从相应的第一和第二输入向量的多个第一不重叠部分中的一个部分中选择第一组输入向量元素。第一组具有第一位宽。多个第一不重叠部分中的每个部分具有与第一组相同的位宽。第三指令和第四指令两者从相应的第三和第四输入向量的多个第二不重叠部分中的一个部分中选择第二组输入向量元素。第二组具有比所述第一位宽大的第二位宽。多个第二不重叠部分中的每个部分具有与第二组相同的位宽。该装置包括掩码层电路，该掩码层电路用于在第一粒度下对第一和第三指令的第一和第二组进行掩码操作，其中利用该操作产生的相应结果是第一和第三指令的相应结果。该掩码层电路还用于在第二粒度下对第二和第四指令的第一和第二组进行掩码操作，其中利用该操作产生的相应结果是第二和第四指令的相应结果。
指令输入向量不重叠位宽掩码层电路指令执行掩码方法描述提取指令改进

[发明专利]用于执行掩码寄存器至向量寄存器的转换的系统、装置和方法-CN201180076418.5有效
发明人： E·乌尔德-阿迈德-瓦尔;R·凡伦天;J·考博尔圣阿德里安;B·L·托尔;M·J·查尼;Z·斯波伯;A·格雷德斯廷 -专利权人：英特尔公司
申请日： 2011-12-23 - 公布日： 2018-04-13 - 主分类号： G06F9/06 文献下载
摘要：描述了用于在计算机处理器中响应于单个向量打包的将掩码寄存器转换成向量寄存器的指令而执行将掩码寄存器转换成向量寄存器的系统、装置和方法的实施例，该单个向量打包的将掩码寄存器转换成向量寄存器的指令包括目的地向量寄存器操作数、源写掩码寄存器操作数以及操作码。
用于执行掩码寄存器向量转换系统装置方法

[发明专利]掩码寄存器上的广播操作-CN201180075791.9有效
发明人： E·乌尔德-阿迈德-瓦尔;M·B·吉尔卡尔;R·C·凡伦天;S·赛尔;J·考博尔圣阿德里安 -专利权人：英特尔公司
申请日： 2011-12-22 - 公布日： 2018-01-26 - 主分类号： G06F9/30 文献下载
摘要：描述了在计算机处理器中执行掩码广播指令的系统、设备和方法的实施例。在一些实施例中，掩码广播指令的执行导致根据广播大小源操作数的数据元素广播到目的地操作数的目的地寄存器。
掩码寄存器广播操作

1
2
下一页»
尾页
共 28 条