“B·J·希克曼”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果5个，建议您升级VIP下载更多相关专利

[发明专利]用于融合加法-加法指令的装置和方法-CN201580063772.2有效
发明人： J·考博尔圣阿德里安;R·瓦伦天;M·J·查尼;E·乌尔德-阿迈德-瓦尔;R·艾斯帕萨;G·索尔;M·费尔南德斯;B·J·希克曼 -专利权人：英特尔公司
申请日： 2015-11-24 - 公布日： 2021-11-23 - 主分类号： G06F9/30 文献下载
摘要：在本发明的一个实施例中，一种处理器包括存储位置，所述存储位置被配置为用于存储源紧缩数据操作数集合，所述操作数各自具有多个紧缩数据元素，所述紧缩数据元素根据所述操作数之一内的立即数位值而为正或负。所述处理器还包括：解码器，所述解码器用于对需要输入多个源操作数的指令进行解码；以及执行单元，所述执行单元用于接收所解码的指令并且生成作为所述源操作数之和的结果。在一个实施例中，将所述结果存储回所述源操作数之一中，或者将所述结果存储到独立于所述源操作数的操作数中。
用于融合加法指令装置方法

[发明专利]合并相邻的聚集/分散操作-CN201710795886.7有效
发明人： A·T·福塞斯;B·J·希克曼;J·C·豪尔;C·J·休斯 -专利权人：英特尔公司
申请日： 2012-12-26 - 公布日： 2020-12-18 - 主分类号： G06F9/38 文献下载
摘要：本申请涉及合并相邻的聚集/分散操作。根据一个实施例，处理器包括指令解码器，其用于对第一指令进行解码，该第一指令用于聚集来自存储器的数据元素，该第一指令具有指定第一存储位置的第一操作数和指定存储多个数据元素的第一存储器地址的第二操作数。该处理器进一步包括执行单元，其耦合至指令解码器，响应于第一指令，该执行单元用于：基于由第二操作数指示的第一存储器地址，从存储器位置中读取数据元素中连续的第一数据元素和第二数据元素；并且将该第一数据元素存储在第一存储位置的第一条目中，将该第二数据元素存储在对应于第一存储位置的第一条目的、第二存储位置的第二条目中。
合并相邻聚集分散操作

[发明专利]用于处理器的功率效率的向量掩码驱动时钟门控-CN201280077162.4有效
发明人： J·考博尔;D·R·布拉德福德;J·C·豪尔;T·D·弗莱切;B·J·希克曼;D·马可维奇;A·格雷德斯廷 -专利权人：英特尔公司
申请日： 2012-12-19 - 公布日： 2019-06-28 - 主分类号： G06F9/06 文献下载
摘要：处理器包括指令调度和分派(调度/分派)单元，其用于接收单指令多数据(SIMD)指令，该SIMD指令用于对存储在由第一源操作数指示的存储位置中的多个数据元素执行操作。该指令调度/分派单元用于基于第二源操作数确定数据元素中的第一数据元素，该第一数据元素将不被操作而生成被写入到目的地操作数中的结果。该处理器进一步包括：多个处理元件，耦合至指令调度/分派单元，这些处理元件用于以向量方式处理SIMD指令的数据元素；以及功率管理单元，耦合至指令调度/分派单元，该功率管理单元用于减少多个处理元件中的配置为用于处理第一数据元素的第一处理元件的功耗。
用于处理器功率效率向量掩码驱动时钟门控

[发明专利]合并相邻的聚集/分散操作-CN201280076796.8有效
发明人： A·T·福塞斯;B·J·希克曼;J·C·豪尔;C·J·休斯 -专利权人：英特尔公司
申请日： 2012-12-26 - 公布日： 2018-08-17 - 主分类号： G06F9/06 文献下载
摘要：根据一个实施例，处理器包括指令解码器，其用于对第一指令进行解码，该第一指令用于聚集来自存储器的数据元素，该第一指令具有指定第一存储位置的第一操作数和指定存储多个数据元素的第一存储器地址的第二操作数。该处理器进一步包括执行单元，其耦合至指令解码器，响应于第一指令，该执行单元用于：基于由第二操作数指示的第一存储器地址，从存储器位置中读取数据元素中连续的第一数据元素和第二数据元素；并且将该第一数据元素存储在第一存储位置的第一条目中，将该第二数据元素存储在对应于第一存储位置的第一条目的、第二存储位置的第二条目中。
合并相邻聚集分散操作

[发明专利]响应于输入数据值降低FMA单元中的功率消耗-CN201310534213.8有效
发明人： B·J·希克曼;D·R·布拉德福德;T·D·弗莱切 -专利权人：英特尔公司
申请日： 2013-10-31 - 公布日： 2014-05-14 - 主分类号： G06F9/302 文献下载
摘要：公开了响应于输入数据值降低FMA单元中的功率消耗的技术。在实施例中，融合乘加（FMA）电路被配置为接收多个输入数据值以执行所述输入数据值上的FMA指令。所述电路包括乘法器单元和耦合到所述乘法器单元的输出的加法器单元，和控制逻辑，其接收所述输入数据值并降低切换活动，并由此基于所述输入数据值中的一个或多个的值降低所述电路的一个或多个组件的功率消耗。对其他实施例也予以描述并要求保护。
响应输入数据降低 fma 单元中的功率消耗