“G·葛兰·亨利”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果152个，建议您升级VIP下载更多相关专利

[发明专利]自我测试结果决定可用性随机数产生器的微处理器及方法-CN200310102748.4有效
发明人：汤玛斯·A·克利斯宾;G·葛兰·亨利;泰瑞·派克斯 -专利权人：智慧第一公司
申请日： 2003-10-23 - 公布日： 2004-07-21 - 主分类号： G06F7/58 文献下载
摘要：一种有依自我测试结果决定可用性的随机数产生器的微处理器及方法，包含一随机数产生器，可于重置时执行自我测试，并依据自我测试结果选择性地致能/除能其自身。此随机数产生器包括一自我测试单元，可于激活重置或暖重置时执行自我测试，以判断随机数产生器是否正常运作。若自我测试失败，则微处理器将随机数产生器除能。除能随机数产生器的动作，包含根据一CPUID指令的执行，以延伸功能信息回复，指出随机数产生器并不存在。除能随机数产生器的动作，可包含响应一RDMSR或WRMSR指令的执行，而产生一一般保护错误。除能随机数产生器的动作，可包含响应一企图从随机数产生器取得随机数的指令的执行，而产生一无效运算码错误。
自我测试结果决定可用性随机数产生器微处理器方法

[发明专利]选择性地中断抑制的装置及其模块和方法-CN200310120225.2有效
发明人： G·葛兰·亨利;罗德尼·E·胡克;泰瑞·派克斯 -专利权人：智慧第一公司
申请日： 2003-12-09 - 公布日： 2004-07-21 - 主分类号： G06F9/22 文献下载
摘要：本发明提供一种扩充一既有指令集以选择性地抑制中断的微处理器装置、一种为一既有指令集增添中断抑制特征的模块、一种扩充一既有指令集架构的方法及其一种可在一微处理器内进行指令层级的中断抑制控制的装置，用于扩充一微处理器指令集，于指令层级选择性地抑制中断。该装置包括一转译逻辑与一延伸执行逻辑。该转译逻辑将一延伸指令转译为对应的微指令。该延伸指令具有一延伸前置码与一延伸前置码标记。该延伸前置码指定要抑制中断处理，直到该延伸指令执行完毕。该延伸前置码标记则为一既有指令集内另一依据架构所指定的运算码。该延伸执行逻辑耦接至转译逻辑，其接收对应的微指令，并于处理一待处理的中断前，完成对应微指令的执行。
选择性中断抑制装置及其模块方法

[发明专利]可选择性撤回预取的微处理器装置及方法-CN200310101482.1有效
发明人：罗德尼·E·胡克;G·葛兰·亨利 -专利权人：智慧第一公司
申请日： 2003-10-17 - 公布日： 2004-07-21 - 主分类号： G06F12/00 文献下载
摘要：本发明公开了一种可选择性撤回一预取快取线的微处理器。在其一第一具体实施例中，保存一第一计数与一第二计数，其中该第一计数为计算对该预取快取线的存取次数，该N个第二计数为计算对一在其高速缓存的替代储备集合中N快取线的存取次数，该储备集合中N快取线是由该预取快取线的地址所选取，当有另一个预取被要求时，如果该第一计数大于该N个第二计数的最小值，即将该储备预取快取线撤回到该高速缓存；否则，即将该预取快取线丢弃。在其一第二具体实施例中，保存一对该替代储备快取线的计数，当有另一个预取被要求时，如果该计数大于一可程控的定限数值时，即将该储备预取快取线撤回到该高速缓存；否则，即将该预取快取线丢弃。
选择性撤回微处理器装置方法

[发明专利]具连续多重缓冲功能的随机数产生器及产生随机数据方法-CN03158191.9有效
发明人： G·葛兰·亨利;泰瑞·派克斯 -专利权人：智慧第一公司
申请日： 2003-09-16 - 公布日： 2004-06-09 - 主分类号： G06F7/58 文献下载
摘要：本发明公开了一种随机数产生器中的多重缓冲装置及产生随机数据方法，其中微处理器包括随机数产生器，其使用多个缓冲器，以缓冲由产生器所产生的随机数据字节。此装置维护一第一选择器，其用于选择其中一个缓冲器，作为目前填充所产生字节的缓冲器。当目前的填充缓冲器已满时，此装置更新第一选择器，以选取不同的缓冲器，并持续此过程，直到所有缓冲器填满为止。此装置也维护一第二选择器，其用于选择其中一个缓冲器，作为目前提供随机数据字节给应用程序的缓冲器。当目前的供应缓冲器已空时，此装置更新第二选择器，以选取不同的缓冲器，并持续此过程，直到所有缓冲器清空为止。
连续多重缓冲功能随机数产生器产生随机数据方法

[发明专利]具随机数产生器及用于存储随机数数据的指令的微处理器-CN03158190.0有效
发明人： G·葛兰·亨利;泰瑞·派克斯 -专利权人：智慧第一公司
申请日： 2003-09-16 - 公布日： 2004-06-09 - 主分类号： G06F9/00 文献下载
摘要：本发明公开了一种微处理器，包括随机数产生器(RNG)，以及用以存储产生器所产生的随机数据字节的指令。RNG包括多个用以缓冲随机字节的缓冲器，以及相关于每个缓冲器的计数器，用以保持每个缓冲器中的字节数目的计数值。指令则指定字节所要存储的目的地。在一具体实施例中，当指令执行时，写入内存的字节数目是可变的，并且是可用字节的数目；在另一实施例中，指令指定了此数目。若数目可变，则指令会连续地存储一计数值，以指定真正存储的有效字节的数目。在一具体实施例中，目的地为系统内存中的位置。计数值可能随着字节被存至内存；或者计数值可能被存至使用者可见寄存器。指令可使用x86 REP前置码。
随机数产生器用于存储数据指令微处理器

[发明专利]随机数产生器的位串过滤装置与方法-CN03158189.7有效
发明人： G·葛兰·亨利;泰瑞·派克斯 -专利权人：智慧第一公司
申请日： 2003-09-16 - 公布日： 2004-06-09 - 主分类号： G06F9/30 文献下载
摘要：本发明公开了一种硬件随机数产生器中的过滤装置，用以防止随机数产生器(RNG)输出长于指定长度的0或1连续位串。在此装置中，该最大长度是可编程的。此装置包括计数器，可记录RNG所产生的一连串字节中，连续0位的现时计数。加法器则计算现时0位计数与所产生的下个字节中前导零数目的总和。若总和超过最大长度，则过滤装置会舍弃此字节，而不会将其累加。否则，若此字节均为0，则以此总和更新计数器；若此字节包含尾端0，则以尾端0的数目更新计数器；若非以上情形，则清除计数器。此装置对连续1位也执行相同动作。本发明还公开了一种避免一随机数产生器产生一串N个连续相似位的方法。
随机数产生器过滤装置方法

[发明专利]具有支持多任务运算的随机数产生器的微处理器及方法-CN03158188.9有效
发明人： G·葛兰·亨利;奥图罗·马丁－德－尼古拉;泰瑞·派克斯 -专利权人：智慧第一公司
申请日： 2003-09-16 - 公布日： 2004-06-09 - 主分类号： G06F9/46 文献下载
摘要：本发明公开了一种微处理器，其包括的随机数产生器(RNG)，可存储及回存工作切换时其本身的状态，而不需操作系统(OS)支持。RNG包括用以存储控制值的控制与状态寄存器(CSR)，其会影响随机数的产生。RNG会以由OS存储及回存的SSE寄存器来遮蔽CSR。每当SSE寄存器从内存回存，RNG会设定用以表示可能已发生工作切换的标志。每当处理器执行将随机数据存储至内存的新指令时，会检查此标志，在标志为真时，将控制值从SSE寄存器复制到CSR，除检查标志外，处理器还会丢弃先前所产生的字节，并重新开始产生随机数。本发明还公开了一种使多个软件应用程序能使用一微处理器中的随机数产生器(RNG)的方法。
具有支持任务运算随机数产生器微处理器方法

[发明专利]存储检查的禁止装置及方法-CN03122280.3有效
发明人： G·葛兰·亨利;罗德·E·胡克 -专利权人：智慧第一公司
申请日： 2003-04-25 - 公布日： 2003-11-05 - 主分类号： G06F9/22 文献下载
摘要：本发明提供一种装置及方法，用于扩充微处理器上指令集，以在指令层级选择性地禁止存储检查。该装置包括一提取逻辑与一转译逻辑。提取逻辑接收一延伸指令。该延伸指令具有一延伸前置码与一延伸前置码标记。该延伸前置码指定要禁止延伸指令的存储检查。该延伸前置码标记则为一现有指令集内另一结构操作码。提取逻辑排除了延伸指令的相关等待存储事件的存储检查。转译逻辑连接至提取逻辑，用来将延伸指令转译成一微指令序列，以指示微处理器在一指定运算执行时，排除存储检查。
存储检查禁止装置方法

[发明专利]延伸微处理器数据模式的装置及方法-CN03103038.6有效
发明人： G·葛兰·亨利;罗德·E·胡克;泰瑞·派克斯 -专利权人：智慧第一公司
申请日： 2003-01-28 - 公布日： 2003-07-23 - 主分类号： G06F9/22 文献下载
摘要：本发明涉及一种装置及方法，用于扩充一微处理器指令集，以提供可由该微处理器指令集的可程序化指令予以指定的延伸大小操作数。该装置包括一转译逻辑与一延伸执行逻辑。该转译逻辑将一延伸指令转译成对应的微指令，由该微处理器执行。该延伸指令具有一延伸前置码与一延伸前置码标记。该延伸前置码指定对应一指定运算的一操作数的延伸操作数大小，其中该延伸操作数大小是无法由一即有指令集进行指定。该延伸前置码标记则指出该延伸前置码，且是原本该即有指令集内另一依据架构所指定的运算码。该延伸执行逻辑耦接至转译逻辑，用以接收该对应的微指令，并使用该操作数以执行该指定运算。
延伸微处理器数据模式装置方法

[发明专利]标记位址堆叠及使用其的微处理器-CN03104263.5有效
发明人： G·葛兰·亨利;罗德·E·胡克 -专利权人：智慧第一公司
申请日： 2003-01-31 - 公布日： 2003-07-23 - 主分类号： G06F12/02 文献下载
摘要：一标记位址堆叠，用来减少在管线中保证数据一致性所需的位址闩及位址比较器的数目。TAS是由位址闩分享给微处理器中数据缓冲器共享的一共用装置，共用装置存在数据缓冲器中指向数据的一独特存储器位址集合。独特TAS位址比对一新的载入/储存位址时，所需位址比较器数目相对的少。若新位址与一TAS位址相同，则新载入/储存操作拴锁与TAS位址有对应的一独特标记。否则新位址将被载入至一处于未使用状态的闩，且新的载入/储存操拴锁一跟未使用状态闩对应的独特标记。假如没有任何闩是处于未使用状态，则管线将一直暂停直到共用装置有一闩变为未使用状态。将标记存入数据缓冲器而不是将整个位址存入数据缓冲器有助于比较效能的提升。
标记位址堆叠使用微处理器

[发明专利]非暂存存储器参照的控制机制-CN03103040.8有效
发明人： G·葛兰·亨利;罗德·E·胡克;泰瑞·派克斯 -专利权人：智慧第一公司
申请日： 2003-01-28 - 公布日： 2003-07-23 - 主分类号： G06F9/22 文献下载
摘要：本发明涉及一种装置及方法，用于扩充一微处理器指令集，以于指令层级指定非暂存存储器参照。该装置包括一转译逻辑与一延伸执行逻辑。该转译逻辑将一延伸指令转译成一微指令序列。该延伸指令具有一延伸前置码与一延伸前置码标记。该延伸前置码指定一非暂存存取予该延伸指令所指定的一存储器参照，其中该非暂存存取是无法以一即有指令集的即有指令加以指定。该延伸前置码标记则指出该延伸前置码，且是原本该即有指令集内另一依据架构所指定的运算码。该延伸执行逻辑耦接至转译逻辑，用以接收该微指令序列，并应用该非暂存存取以执行该存储器参照。
暂存存储器参照控制机制

[发明专利]选择性控制存储器属性的装置及方法-CN03103041.6有效
发明人： G·葛兰·亨利;罗德·E·胡克;泰瑞·派克斯 -专利权人：智慧第一公司
申请日： 2003-01-28 - 公布日： 2003-07-23 - 主分类号： G06F9/26 文献下载
摘要：本发明涉及一种装置及方法，用于扩充一微处理器指令集，以于指令层级选择性地取代存储器特性。该装置包括一转译逻辑与一延伸执行逻辑。该转译逻辑将一延伸指令转译成一微指令序列。该延伸指令具有一延伸前置码与一延伸前置码标记。该延伸前置码指定一存储器特性予该延伸指令所指定的一存储器参照，其中该存储器特性是无法由一即有指令集的即有指令进行指定。该延伸前置码标记则指出该延伸前置码，且是原本该即有指令集内另一依据架构所指定的运算码。该延伸执行逻辑耦接至转译逻辑，用以接收该微指令序列，并应用该存储器特性以执行该存储器照。
选择性控制存储器属性装置方法

[发明专利]延伸微处理器地址模式的装置及方法-CN03103039.4有效
发明人： G·葛兰·亨利;罗德·E·胡克;泰瑞·派克斯 -专利权人：智慧第一公司
申请日： 2003-01-28 - 公布日： 2003-07-23 - 主分类号： G06F9/22 文献下载
摘要：本发明涉及一种装置及方法，用于扩充一微处理器指令集，以提供更大的地址。该装置包括一转译逻辑与一延伸执行逻辑。该转译逻辑将一延伸指令转译成一相关的微指令序列，由该微处理器执行，其中该延伸指令具有一延伸前置码与一延伸前置码标记。该延伸前置码指定一延伸地址模式，用于一运算所对应的地址计算；其中该延伸地址模式是无法由一即有指令集加以指定。该延伸前置码标记则指出该延伸前置码，且是原本该即有指令集内另一依据架构所指定的运算码。该延伸执行逻辑耦接至转译逻辑，用以接收该相关的微指令序列，并依据该延伸地址模式执行该地址计算，以产生一延伸地址。
延伸微处理器地址模式装置方法

[发明专利]选择性执行预取指令的微处理器与方法-CN02142479.9有效
发明人： G·葛兰·亨利;罗德·E·胡克 -专利权人：智慧第一公司
申请日： 2002-09-20 - 公布日： 2003-04-30 - 主分类号： G06F9/30 文献下载
摘要：本发明涉及一微处理器，可依据未来处理器总线的使用与快取线的状态来进行选择性预取指令。该微处理器包括一可编程的门限缓存器，以储存一门限值。若微处理器的总线接口单元中被排队等待的总线需求深度大于该门限值，则显示了在不久的未来一高层级总线使用的可能性，如工作量的改变。若在处理器高速缓存中一预取指令快取线并未命中时，该快取线将不会自外部内存被预取，除非快取线是由自内部高速缓存的一层级至一较低层级所提供的。然而，不论如何，即使是这个实施例，若快取线状态是共享的，该快取线仍然不会被进行内部的转移。
选择性执行指令微处理器方法

[发明专利]延伸微处理器指令集的装置及方法-CN02142691.0有效
发明人： G·葛兰·亨利;罗德·E·胡克;泰瑞·派克斯 -专利权人：智慧第一公司
申请日： 2002-09-17 - 公布日： 2003-04-30 - 主分类号： G06F9/30 文献下载
摘要：本发明涉及一种延伸微处理器指令集的装置及方法。该装置包括一转译逻辑与一延伸执行逻辑。转译逻辑将一延伸指令转译为对应的微指令。该延伸指令具有一延伸前置码与一延伸指令标志。该延伸前置码用以指示于该延伸指令所指定的运算执行时，需使用一架构延伸项。该延伸指令标志则用以指出该延伸指令前置码，其中延伸指令标志是该微处理器指令集内另一架构化地指定的运算码。延伸执行逻辑耦接至转译逻辑，用以接收该对应的微指令，并于该运算执行时使用该架构延伸项。
延伸微处理器指令装置方法

首页
«上一页
1
2
3
4
5
6
7
8
9
10
11
下一页»
尾页
共 152 条