“鲍军静”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果19个，建议您升级VIP下载更多相关专利

[发明专利]优化的接触结构-CN202180062859.3在审
发明人： 鲍军静;袁骏;P·冯 -专利权人：高通股份有限公司
申请日： 2021-08-10 - 公布日： 2023-05-16 - 主分类号： H01L21/768 文献下载
摘要：公开了优化的接触结构及其制作技术。至少一个方面包括半导体裸片。半导体裸片包括衬底和布置在衬底内的接触。接触包括具有第一竖直截面的第一部分，第一竖直截面具有第一截面区域。第一竖直截面具有第一宽度和第一高度。接触还包括具有第二竖直截面的第二部分，第二竖直截面具有小于第一截面区域的第二截面区域。第二竖直截面包括下部分，下部分具有第一宽度并且具有小于第一高度的第二高度，并且包括上部分，上部分布置在下部分上方，并且具有小于第一宽度的第二宽度并且具有小于第一高度的第三高度。
优化接触结构

[发明专利]设备沟道轮廓结构-CN202180037914.3在审
发明人：杨海宁;C·郭;鲍军静 -专利权人：高通股份有限公司
申请日： 2021-05-28 - 公布日： 2023-02-03 - 主分类号： H01L21/8238 文献下载
摘要：可以改进晶体管沟道轮廓结构以提供更好的晶体管电路性能。在一个示例中，晶体管电路可以针对NMOS晶体管和PMOS晶体管包括不同的鳍轮廓，诸如NMOS鳍(150)比PMOS鳍(120)厚，或者NMOS鳍具有直的垂直表面并且PMOS鳍在鳍底部区域处具有凹口。在又一示例中，晶体管电路可以针对NMOS GAA器件和PMOS GAA器件包括不同的纳米片轮廓，其中NMOS纳米片比PMOS纳米片厚。这种配置优化了NMOS晶体管和PMOS晶体管，其中NMOS具有低沟道电阻，而PMOS具有较低的短沟道效应。
设备沟道轮廓结构

[发明专利]采用调谐凹陷深度栅极以获得改进设备线性度的多栅极高电子迁移率晶体管(HEMT)-CN202180024710.6在审
发明人：唐晨杰;陆叶;P·冯;鲍军静 -专利权人：高通股份有限公司
申请日： 2021-04-08 - 公布日： 2022-11-08 - 主分类号： H01L29/778 文献下载
摘要：多栅极HEMT包括至少两个栅极(202，204)，其中至少一个栅极(204)与至少一个其他栅极(202)相比，在势垒层(206)中凹陷相同的深度或更深的深度。使栅极凹陷将栅极下方的势垒层(206)的厚度减小，这减小了在势垒层(206)和凹陷栅极(204)下方的缓冲层(210)的异质结处形成的二维电子气层(2DEG)导电沟道中的高迁移率载流子的密度。凹陷栅极可以增加2DEG导电沟道的栅极控制。多栅极HEMT具有至少一个栅极，该至少一个栅极与另一个栅极相比，凹陷到缓冲层中相同的深度或更深的深度，这为不同的栅极形成至少两个不同的开启电压。这可以实现跨导线性度的改进和阈值电压的正向移动。
采用调谐凹陷深度栅极获得改进设备线性电子迁移率晶体管 hemt

[发明专利]具有绝缘体的晶体管-CN202180019453.7在审
发明人：陆叶;杨海宁;鲍军静 -专利权人：高通股份有限公司
申请日： 2021-01-29 - 公布日： 2022-10-25 - 主分类号： B82Y10/00 文献下载
摘要：可以改进栅极全环绕晶体管以提供更好的晶体管电路性能。在一个示例中，晶体管电路可以包括电介质或气隙(245)作为电路中晶体管垂直堆叠的沟道(220、240、260)之间的绝缘体。在另一示例中，晶体管可以包括由第一金属(270)包围的第一沟道(260)、由靠近第一沟道的第二金属(250)包围的第二沟道(240)以及第一金属和第二金属之间的绝缘体(245)(诸如电介质或气隙)。沟道可以是纳米片。绝缘体有助于减少晶体管的源极/漏极区域和金属填充区域之间的寄生电容。
具有绝缘体晶体管

[发明专利]采用用于缺陷减小的隔离结构的互补单元电路及相关制造方法-CN202180016226.9在审
发明人：杨海宁;鲍军静 -专利权人：高通股份有限公司
申请日： 2021-01-13 - 公布日： 2022-10-04 - 主分类号： H01L21/8238 文献下载
摘要：为了防止互补单元电路的晶体管的源极/漏极之间的短路缺陷，在隔离区的相应侧上生长P型外延层和N型外延层之前，在晶体管的源极/漏极之间的隔离区中形成隔离壁(414A)。所述隔离壁提供了物理屏障以防止形成否则可能在P型外延层(412P)和N型外延层(412N)之间形成的短路缺陷。因此，隔离壁防止由于互补单元电路中的晶体管的源极/漏极区之间的电短路而导致的电路故障。可以减小电路单元布局中的P型晶体管和N型晶体管之间的隔离区的宽度，使得可以减小互补单元电路的总布局面积而不会减小产品产量。可以利用形成隔离壁的工艺在虚设栅极中形成栅极切口。
采用用于缺陷减小隔离结构互补单元电路相关制造方法

[发明专利]混合低电阻金属线-CN202080076478.6在审
发明人： 鲍军静;J·J·朱;G·纳拉帕蒂 -专利权人：高通股份有限公司
申请日： 2020-10-28 - 公布日： 2022-07-08 - 主分类号： H01L21/768 文献下载
摘要：公开了在半导体器件设计和制造中使用的标准单元和用于制造标准单元的方法。所公开的各方面包括具有多条宽金属线的标准单元。宽金属线由铜形成。标准单元也包括多条窄金属线。对于12nm或更小的量级的线宽，该窄金属线由具有比铜更低的电阻的材料形成。
混合电阻金属线

[发明专利]集成电路中的超级通孔集成-CN202080075685.X在审
发明人： J·J·朱;鲍军静;陈峻;G·纳拉帕蒂 -专利权人：高通股份有限公司
申请日： 2020-09-04 - 公布日： 2022-06-17 - 主分类号： H01L21/768 文献下载
摘要：本公开的各方面涉及超级通孔集成。根据一个方面，一种具有集成电路中的超级通孔集成的装置，包括第一金属层；第二金属层，其中第二金属层与第一金属层相邻；第三金属层，其中第三金属层与第二金属层相邻且与第一金属层不相邻；超级通孔，穿过介电材料互连第一金属层和第三金属层，其中该超级通孔被选择性金属填充。
集成电路中的超级集成

[发明专利]具有低寄生电容的半导体器件-CN202080032979.4在审
发明人：杨海宁;鲍军静 -专利权人：高通股份有限公司
申请日： 2020-05-06 - 公布日： 2021-12-10 - 主分类号： H01L21/768 文献下载
摘要：具有低寄生电容的半导体器件包括衬底。该半导体器件还包括位于衬底上的栅极区域。半导体器件还包括位于衬底上的接触区域，其中接触区域包括第一部分和第二部分，其中第一部分与衬底接触并且具有在衬底上方的第一表面，并且其中第二部分与衬底接触，并且具有在衬底上方的与第一表面不同的第二表面。
具有寄生电容半导体器件

[发明专利]后段工艺集成金属-绝缘体-金属电容器-CN201980066125.5在审
发明人：陆叶;鲍军静;成海涛;宋超 -专利权人：高通股份有限公司
申请日： 2019-08-21 - 公布日： 2021-05-28 - 主分类号： H01L23/522 文献下载
摘要：一种低成本电容器(例如，金属‑绝缘体‑金属(MIM)电容器)被包括在后段工艺层中，以实现有效布线和面积节省。电容器具有第一电极(例如，电容器的第一端子)和第二电极(例如，电容器的第二端子)，第一电极包括导电后段工艺(BEOL)层，第二电极包括氮化物基金属。电容器还具有在第一电极与第二电极之间的蚀刻停止层(例如，电容器的电介质)。
后段工艺集成金属绝缘体电容器

[发明专利]高密度且可靠的垂直自然电容器-CN201880085031.8在审
发明人： 鲍军静;陈峻;孙洋洋;S·S·宋;G·纳拉帕蒂 -专利权人：高通股份有限公司
申请日： 2018-12-10 - 公布日： 2020-08-18 - 主分类号： H01L23/522 文献下载
摘要：本公开的各个方面涉及集成电路。该集成电路可以包括衬底、第一组金属层，该第一组金属层包括在衬底上方的多个第一指，其中第一指被形成为不具有过孔。集成电路进一步包括第二组金属层，该第二组金属层包括在第一组金属层上方的多个第二指，其中第二指被形成为具有过孔，并且其中第一组金属层和第二组金属层由7nm或更小的工艺技术节点而形成。
高密度可靠垂直自然电容器

[发明专利]用于集成电路的线中屏蔽栅-CN201880064420.2在审
发明人：戈立新;杨斌;陆叶;鲍军静;P·奇达姆巴拉姆 -专利权人：高通股份有限公司
申请日： 2018-08-21 - 公布日： 2020-05-19 - 主分类号： H01L23/522 文献下载
摘要：公开了一种集成电路(IC)中的线中(MOL)屏蔽栅。在IC中的MOL层中制造一个或多个金属电阻器来减少半导体区域中的栅极到漏极寄生电容。通过在MOL层中制造金属电阻器，金属电阻器可以被定位为靠近半导体器件，以在不增加当前制造工艺的成本或缺陷的情况下，更有效地减小半导体器件的寄生电容。当前的制造工艺可以用于在MOL中创建触点来制造金属电阻器。
用于集成电路屏蔽

[发明专利]包含负电容材料的MIM电容器-CN201880064259.9在审
发明人：陆叶;鲍军静;杨斌 -专利权人：高通股份有限公司
申请日： 2018-09-25 - 公布日： 2020-05-15 - 主分类号： H01L23/522 文献下载
摘要：电容器可以包括形成第一电容器板的第一导电层，形成第二电容器板的第二导电层以及在第一导电层上的第一绝缘材料。第一绝缘材料可以包括正电容材料。电容器还可以包括第二绝缘材料，该第二绝缘材料被设置在第一绝缘材料之上并且在第一绝缘材料与第二导电层之间。第二绝缘材料可以包括负电容铁电材料。
包含电容材料 mim 电容器

[发明专利]作为层间电介质的石墨烯-CN201880040470.7在审
发明人：陆叶;杨斌;鲍军静 -专利权人：高通股份有限公司
申请日： 2018-06-14 - 公布日： 2020-02-04 - 主分类号： H01L23/532 文献下载
摘要：一种集成电路可以包括多个后道工序(BEOL)互连层。BEOL互连层可以包括导电线和导电通孔。该集成电路可以进一步包括在BEOL互连层之间的层间电介质(ILD)。ILD可以包括导电线和导电通孔。ILD的至少一部分可以包括低K绝缘石墨烯合金。
互连层导电通孔导电线集成电路层间电介质石墨烯绝缘合金

[发明专利]具有低电阻率碳合金的晶体管-CN201880034609.7在审
发明人：陆叶;鲍军静;杨斌;戈立新;岳云 -专利权人：高通股份有限公司
申请日： 2018-05-18 - 公布日： 2020-01-07 - 主分类号： H01L29/49 文献下载
摘要：一种互补金属氧化物半导体(CMOS)晶体管可包括第一半导体结构和位于第一半导体结构上的栅极堆叠。栅极堆叠可包括位于第一半导体结构上的栅极介电层、位于栅极介电层上的功函材料和位于栅极堆叠的功函材料上的栅极金属填充材料。栅极金属填充材料可包括低电阻率碳合金。介电填充材料可包括在栅极堆叠上。
栅极堆叠半导体结构栅极介电层填充材料栅极金属功函互补金属氧化物半导体介电填充材料低电阻率碳合金晶体管

[发明专利]具有损伤区域的电子熔丝-CN201380075080.0有效
发明人： 鲍军静;G·波尼拉;S·S·乔伊;R·G·菲利普;李伟健;E·考塔理欧谷;N·E·勒斯蒂格;A·H·西蒙;王平川;张丽娟 -专利权人：国际商业机器公司
申请日： 2013-12-09 - 公布日： 2018-10-19 - 主分类号： H01L21/82 文献下载
摘要：一种电子熔丝结构包括Mx级(202)(包括Mx金属(208))，以及在Mx级上的Mx+1级(214)，Mx+1级包括Mx+1金属(238)和在竖直方向上将Mx金属电连接到Mx+1金属的通路(242)，其中Mx+1金属包括厚部分和薄部分，并且其中Mx金属、Mx+1金属和通路基本上使用导电材料填充。
具有损伤区域电子

1
2
下一页»
尾页
共 19 条