“高章瑞”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果39个，建议您升级VIP下载更多相关专利

[发明专利]修改集成电路布局的方法-CN201911031403.1在审
发明人：李焯基;高章瑞;刘祈麟;庄惠中;江哲维;李健兴 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-10-28 - 公布日： 2020-05-26 - 主分类号： G06F30/392 文献下载
摘要：一种修改集成电路布局的方法，其特征在于，包括以下操作：识别电路布局的反转信号网；决定到反转信号网的传导线何时具有寄生电容；及决定如何调整集成电路布局以减小到反转信号网的传导线的寄生电容。此方法进一步包括以下操作：决定是否移动集成电路布局中的传导线的一者的操作；及决定是否在具有寄生电容的反转信号网的传导线之间插入隔离结构。
修改集成电路布局方法

[发明专利]集成电路-CN201910814741.6在审
发明人：卢麒友;江庭玮;庄惠中;苏品岱;高章瑞;苏郁迪;马伟翔;黄俊嘉 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-08-30 - 公布日： 2020-03-10 - 主分类号： H01L27/092 文献下载
摘要：一种集成电路包括第一类型一晶体管、第二类型一晶体管、第三类型一晶体管、及第四类型一晶体管。第一类型一晶体管及第三类型一晶体管是在类型一主动区域的第一部分中。集成电路包括在类型二主动区域的第一部分中的第一类型二晶体管。第一类型一晶体管具有栅极，此栅极设置为具有第一电源的第一电源电压。第一类型二晶体管具有栅极，此栅极设置为具有第一电源的第二电源电压。第三类型一晶体管具有栅极，此栅极设置为具有第二电源的第一电源电压。第三类型一晶体管具有与第一类型一晶体管的主动区域导电地连接的第一主动区域。
集成电路

[发明专利]集成电路-CN201910294446.2在审
发明人：欧育纶;高章瑞;鲁立忠;孙瑞文;谢尚志;林基永;马伟翔;简永溱 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-04-12 - 公布日： 2019-10-25 - 主分类号： H03K19/0185 文献下载
摘要：一种集成电路，其特征在于，包含一输入电路、一位准移位器电路、一输出电路及一回授电路。输入电路与一第一电压供应连接，并用以接收第一输入信号及产生第二输入信号。位准移位器电路与输入电路耦接，并用以接收致能信号、第一输入信号或第二输入信号，以及响应于致能信号或第一输入信号产生第一信号。输出电路耦接于位准移位器电路，并用以接收第一信号及响应第一信号产生输出信号或回授信号组。回授电路耦接于位准移位器电路及输出电路，并用以接收致能信号或回授信号组。一种集成电路的操作方法亦在此揭露。透过本案提供的位准移位器电路、输出电路及回授电路，即可利用较少的电路元件操作运作于电压域中的电路，降低整体电路的功耗与面积。
位准移位器电路输出电路回授电路输入电路致能信号并用耦接集成电路回授信号产生输出信号电路元件电压供应信号产生整体电路电压域响应功耗运作

[发明专利]数据保持电路以及方法-CN201910258790.6在审
发明人：黄开麒;高章瑞;刘祈麟;鲁立忠;谢尚志;马伟翔;简永溱 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-04-01 - 公布日： 2019-10-18 - 主分类号： H03K19/0175 文献下载
摘要：本发明的实施例提供了数据保持电路以及方法。电路包括从锁存器，从锁存器包括第一输入端和输出端，第一输入端连接至主锁存器，以及保持锁存器，保持锁存器包括连接至输出端的第二输入端。主锁存器和从锁存器被配置为在具有第一电源电压电平的第一电源域中工作，保持锁存器被配置为在具有与第一电源电压电平不同的第二电源电压电平的第二电源域中工作，以及该电路还包括电平移位器，该电平移位器被配置为将信号电平从第一电源电压电平和第二电源电压电平中的一个移位为第一电源电压电平和第二电源电压电平中的另一个。
电源电压电平从锁存器锁存器数据保持电路电平移位器主锁存器电源域输入端电路配置输入端连接信号电平输出端移位输出

[发明专利]集成电路以及用于形成集成电路的系统和方法-CN201711212714.9在审
发明人：杨荣展;江庭玮;高章瑞;庄惠中;鲁立忠;田丽钧;沈孟弘;谢尚志;卢麒友 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-11-28 - 公布日： 2018-06-19 - 主分类号： H01L21/768 文献下载
摘要：集成电路结构包括栅极结构组、第一导电结构、第一组通孔和第二组通孔，以及第一组导电结构。该栅极结构组位于第一层级处。第一导电结构在第一方向上延伸，与该栅极结构组重叠并且位于第二层级处。第一组通孔位于栅极结构组和第一导电结构之间。第一组通孔将该栅极结构组连接至第一导电结构。第一组导电结构在第二方向上延伸，与第一导电结构重叠并且位于第三层级处。第二组通孔将第一组导电结构连接至第一导电结构，并且位于第一组导电结构和第一导电结构之间。
导电结构栅极结构通孔层级集成电路导电结构连接集成电路结构组连接延伸

[发明专利]低功率触发器电路-CN201710426206.4在审
发明人：赖柏嘉;高章瑞;刘祈麟;沈孟弘;斯帝芬鲁苏;陈彦豪 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-06-08 - 公布日： 2018-06-05 - 主分类号： H03K3/012 文献下载
摘要：一种被配置成将输入信号锁存至输出信号的触发器电路。所述电路包括：第一锁存电路；以及第二锁存电路，耦合至所述第一锁存电路。在某些实施例中，响应于时钟信号，所述第一锁存电路与所述第二锁存电路被互补地激活以将所述输入信号锁存至所述输出信号，且所述第一锁存电路及所述第二锁存电路分别包括至多两个被配置成接收所述时钟信号的晶体管。
锁存电路输入信号锁存触发器电路时钟信号输出信号耦合低功率晶体管配置电路激活响应

[发明专利]触发器-CN201611037283.2在审
发明人： 高章瑞;刘祈麟;鲁立忠;谢尚志;林柏廷 -专利权人：台湾积体电路制造股份有限公司
申请日： 2016-11-11 - 公布日： 2017-08-01 - 主分类号： H03K3/3562 文献下载
摘要：一种触发器包括用以接收数据信号及扫描输入信号的主锁存器。所述主锁存器基于扫描使能信号向从锁存器提供数据信号或扫描输入信号中的一者。所述触发器包括用以基于输入时钟信号及所述扫描使能信号中的一者或两者而产生时钟信号的电路系统。第一时钟信号被提供至主锁存器且第二时钟信号被提供至从锁存器。当所述扫描使能信号具有第一逻辑电平时，所述第一时钟信号不包括与所述第二时钟信号的边沿跃迁同时发生的边沿跃迁。当所述扫描使能信号具有第二逻辑电平时，所述第一时钟信号包括与所述第二时钟信号的边沿跃迁同时发生的边沿跃迁。
触发器

[发明专利]鳍栅格上的单元和宏布置-CN201410064299.7有效
发明人：杨国男;林周坤;高章瑞;蔡逸群;赵坚如;王中兴 -专利权人：台湾积体电路制造股份有限公司
申请日： 2014-02-25 - 公布日： 2017-01-18 - 主分类号： H01L27/02 文献下载
摘要：本发明涉及了一种管芯，该管芯包括至少一个标准单元，该标准单元包括第一边界和与第一边界相对的第二边界。第一边界和第二边界平行于第一方向。至少一个标准单元另外包括第一多个FinFET，其包括平行于第一方向的第一半导体鳍。管芯另外包括至少一个存储器宏，其具有第三边界和与第三边界相对的第四边界。第三边界和第四边界平行于第一方向。至少一个存储器宏包括第二多个FinFET，其包括平行于第一方向的第二半导体鳍。在至少一个标准单元和至少一个存储器宏中的所有半导体鳍均具有等于第一半导体鳍和第二半导体鳍的最小间距的整数倍的间距。本发明还提供了一种鳍栅格上的单元和宏布置。
栅格单元布置

[发明专利]环形边沿检测器及边沿检测方法-CN200710169211.8有效
发明人： 高章瑞;鄺仁德;艾伦·J.·德拉克;盖里·D.·卡彭特;法第·H.·格巴拉 -专利权人：国际商业机器公司
申请日： 2007-11-02 - 公布日： 2008-06-04 - 主分类号： G01R31/28 文献下载
摘要：一种集成电路上的环形边沿检测器，包括多个边沿检测单元，边沿检测单元的每个具有可操作地接收数据信号和前一单元信号并产生当前单元信号的输入选择模块、和可操作地连接以接收当前单元信号的状态捕捉模块。多个边沿检测单元的每个的当前单元信号提供给多个边沿检测单元的下一个作为多个边沿检测单元的下一个的前一单元信号，来自最后一个边沿检测单元的当前单元信号提供给第一个边沿检测单元作为第一个边沿检测单元的前一单元信号。
环形边沿检测器检测方法

首页
«上一页
1
2
3
共 39 条