|
|
钻瓜专利网为您找到相关结果 3956272个，建议您 升级VIP下载更多相关专利
- [发明专利]输出电路-CN201510399270.9有效
-
佐野弘幸
-
株式会社索思未来
-
2015-07-09
-
2018-02-02
-
G11C7/10
- 一种输出电路，包括输出部，包括多个输出块，每个输出块将2比特并行数据转换为1比特串行数据，并且将转换后的串行数据输出；控制信号生成电路；第一时钟生成部；以及多个第二时钟生成部，其分别生成多个第二时钟，其中每个输出块包括延时扩展电路，其根据基准时钟和反相基准时钟顺序锁存2比特并行数据，基于延时调整信号从锁存后的数据信号中选择两个；以及双时钟触发器电路，其与对应于该输出块的第二时钟同步地锁存来自延时扩展电路的两个输出中的一个，与对应于该输出块的反相第二时钟同步地锁存来自延时扩展电路的两个输出中的另一个采用本公开的方案，降低了功率消耗并且增加了电路操作裕度。
- 输出电路
- [发明专利]输出电路-CN201680069732.3有效
-
饭田真久;袛园雅弘
-
株式会社索思未来
-
2016-11-21
-
2021-06-04
-
H03K17/04
- 输出晶体管(2)的源极连接在第一电源(VDD1)上，漏极连接在输出端子(1)上。预驱动器(3)接收根据数据输入信号(DIN)变化的信号，将在第一电源(VDD1)和电源端(4)的电位(VP)之间迁移的门信号(SG1)送给输出晶体管(2)的栅极。驱动辅助电路(20)从输出节点(N1)输出第二电位(VDD2)，如果辅助信号(SA)进行与门信号(SG1)从高电平向低电平的迁移相对应的第一迁移，该驱动辅助电路(20)就进行让输出节点(N1)的电位暂时从第二电位
- 输出电路
- [发明专利]输出电路-CN201310149308.8有效
-
陈俊吉;许胜福
-
联发科技股份有限公司
-
2013-04-26
-
2013-12-04
-
H03K19/0185
- 本发明提供一种输出电路，包括：一第一输出级元件，耦接所述输出电路的一输出端以及一接地端；一第二输出级元件，耦接所述输出端以及一电源端；一侦测电路，耦接所述电源端与所述接地端，且执行一侦测操作来侦测一静电放电事件是否发生在所述输出端上，以在一第一节点产生一控制信号；一控制电路，耦接所述第一节点，且接收所述控制信号；以及一第一预驱动器，耦接所述第一节点且接收所述控制信号。当所述侦测电路侦测出所述静电放电事件发生在所述输出端时，所述控制电路根据所述控制信号而被致能，以导通所述第一输出级元件从而形成一放电路径，且所述第一预驱动器根据所述控制信号而被禁能。
- 输出电路
- [发明专利]输出电路-CN201110432200.0有效
-
山内孝之
-
瑞萨电子株式会社
-
2011-12-21
-
2012-07-04
-
G05B19/04
- 本发明公开了一种输出电路。提供了一种用于响应于输入信号来向耦合到输出端子的负载供应输出电流的输出电路。该输出电路包括：输出晶体管、输出驱动电路、恒定电流限制电路以及控制电路，该输出晶体管用于向输出端子供应输出电流，该输出驱动电路用于驱动输出晶体管，该恒定电流限制电路用于生成用于将输出电流限制为预定电流值的电流控制信号，该控制电路用于执行控制，使得在供应输入信号之后，当输出端子处的电压处于预定电压或比更小时，基于电流控制信号来控制输出电流，而当输出端子处的电压超过预定电压时，由输出驱动电路来驱动输出晶体管。
- 输出电路
- [发明专利]输出电路-CN201510143946.8有效
-
水藤克年
-
华邦电子股份有限公司
-
2015-03-30
-
2019-03-19
-
H03K19/0185
- 本发明提供一种输出电路。所述输出电路包括：上拉用PMOS晶体管，连接于VDD电源与输出节点之间；下拉用NMOS晶体管，连接于基准电位与输出节点之间；逻辑电路，根据所输入的数据的逻辑电平来对上拉节点供给上拉控制信号，且对下拉节点供给下拉控制信号；及负电压生成电路，当上拉晶体管导通时，使上拉节点的电压变化成负电压。负电压生成电路包括：PMOS晶体管，连接于上拉控制信号的供给节点与上拉节点间；以及延迟电路，连接于供给节点，使上拉控制信号延迟，且，延迟电路的输出电容耦合于上拉节点。本发明的输出电路能更高速地驱动连接于输出节点的负载。
- 输出电路
- [发明专利]输出电路-CN200510083335.5有效
-
赤井一雅;金武行雄;石塚智子
-
三洋电机株式会社
-
2005-07-13
-
2006-01-18
-
H01L27/02
- 本发明提供一种输出电路，在缩小图案面积的同时能够充分确保抗静电破坏强度。本发明的输出电路中，第1放大器(1)和第2放大器(2)的各输出与1个输出焊盘(P2)连接，由来自内部电路(3)的信号(φ1、φ2)驱动。第1放大器(1)具有比第2放大器(2)更大的驱动能力。此外，第3保护电阻元件(r3)连接在第2放大器(2)的输出与输出端子(P2)之间。优选这第1至第3保护电阻元件(r1、r2、r3)由金属布线形成、电阻值为10Ω左右。
- 输出电路
- [发明专利]输出电路-CN201710131047.5有效
-
高田幸辅
-
艾普凌科有限公司
-
2017-03-07
-
2020-02-07
-
G05F1/56
- 课题为提供能够高速进行切换动作的输出电路。解决方案为具备：生成控制电压的控制电压生成电路；栅极接受控制电压的第1导电型的第1MOS晶体管；栅极被输入第1输入信号的第1导电型的第2MOS晶体管；栅极被输入第2输入信号的第2导电型的第3MOS晶体管；以及第1导电型的第4MOS晶体管，其栅极与第1MOS晶体管的源极连接，漏极与输出端子连接，第1导电型的第4MOS晶体管被第1输入信号及第2输入信号驱动而向输出端子输出输出信号，控制电压生成电路吸收因第
- 输出电路
- [发明专利]输出电路-CN201611225572.5有效
-
岛宗祐介
-
株式会社村田制作所
-
2016-12-27
-
2020-07-31
-
H03K17/00
- 本发明提供了对因电压或电流的输出切换而产生的特性劣化进行抑制的输出电路。输出电路包括：第1晶体管，第2晶体管，将基准电压和输入电压的差所对应的控制电压进行输出的运算放大器，以及根据控制信号，控制第1输出电压和第2输出电压的输出的开关电路，在控制信号为第1状态的情况下，开关电路将控制电压提供至第1晶体管的栅极，使第1晶体管导通，通过将第1晶体管的漏极与运算放大器电连接，从第1晶体管的漏极输出第1输出电压；在控制信号为第2状态的情况下，开关电路将控制电压提供至第2晶体管的栅极，使第2晶体管导通，通过将第2晶体管的漏极与运算放大器电连接，从第2晶体管的漏极输出第2输出电压。
- 输出电路
|
