“罗海辉”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果186个，建议您升级VIP下载更多相关专利

[发明专利]一种低压IGBT器件的制备方法-CN201911374549.6在审
发明人：姚尧;罗海辉;肖强;罗湘;何逸涛;丁杰;刘葳;刘武平;冯宇;卜毅 -专利权人：株洲中车时代半导体有限公司
申请日： 2019-12-27 - 公布日： 2021-06-29 - 主分类号： H01L21/331 文献下载
摘要：本发明公开了一种低压IGBT器件的制备方法，包括如下步骤：S1.在晶圆的正面完成IGBT正面结构；S2.将步骤S1得到的晶圆的背面减薄至第一厚度；S3.在所述步骤S2得到的晶圆的背面形成缓冲层；S4.将步骤S3得到的晶圆的背面减薄至最终厚度；S5.在步骤S4得到的晶圆的背面形成阳极层，在阳极层上沉积金属，形成集电极。本发明在较厚片厚下进行高温过程可避免产生过大翘曲而带来碎片风险，降低碎片率；且从背面进行质子注入可以避免对IGBT的正面结构造成损伤，从而提高产品质量。
一种低压 igbt 器件制备方法

[发明专利]一种功率半导体模块低电感封装结构及封装方法-CN201911355472.8在审
发明人：刘国友;李道会;齐放;李想;王彦刚;罗海辉 -专利权人：株洲中车时代半导体有限公司
申请日： 2019-12-25 - 公布日： 2021-06-25 - 主分类号： H01L25/07 文献下载
摘要：本发明涉及功率半导体模块技术领域，提出一种功率半导体模块低电感封装结构，包括基板和设置在所述基板上的功率半导体模块单元，所述功率半导体模块单元用于形成可降低电感的双开关电路结构，所述功率半导体模块单元包括间隔设置在所述基板上的多个衬板，相邻所述衬板之间通过第一键合线连接，相连的两所述衬板上连接有延伸出外管壳的功率端子组，所述功率端子组包括两个部分重叠设置但互不接触的子功率端子，用于使两个所述子功率端子导通不同方向电流时产生电磁耦合以降低电感；还提出一种功率半导体模块低电感封装方法，其用于制造本发明提出的功率半导体模块低电感封装结构。本发明具有高可靠性、高功率密度和低电感的优点。
一种功率半导体模块电感封装结构方法

[发明专利]一种MOSFET结构及其制备方法和应用-CN201911355637.1在审
发明人：丁杰钦;周正东;施剑华;焦莎莎;罗烨辉;刘启军;周才能;马亚超;李诚瞻;罗海辉 -专利权人：株洲中车时代半导体有限公司
申请日： 2019-12-25 - 公布日： 2021-06-25 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种MOSFET结构及其制备方法和应用。该MOSFET结构包括具有沟槽的碳化硅晶圆，以及沉积于所述沟槽的侧壁和底部的栅极氧化层，且沟槽底部的栅极氧化层厚度大于沟槽侧壁的栅极氧化层厚度。本发明的MOSFET结构能够避免底部栅极氧化层厚度偏薄导致器件提前击穿的问题，提高了半导体器件的可靠性。
一种 mosfet 结构及其制备方法应用

[发明专利]一种低压IGBT器件的制备方法-CN201911356279.6在审
发明人：姚尧;罗海辉;肖强;罗湘;何逸涛;丁杰;刘武平;冯宇;卜毅;刘葳 -专利权人：株洲中车时代半导体有限公司
申请日： 2019-12-25 - 公布日： 2021-06-25 - 主分类号： H01L21/331 文献下载
摘要：本发明公开了一种低压IGBT器件的制备方法，包括如下步骤：S1.在晶圆的正面完成IGBT正面结构；S2.将步骤S1得到的晶圆的正面进行高能质子注入形成缓冲层；S3.将步骤S2得到的晶圆的背面减薄；S4.在步骤S3得到的晶圆的背面形成阳极层，在阳极层上沉积金属，形成集电极。本发明在背面减薄之后，无需炉管退火等高温工艺，可有效降低薄片的应力及翘曲度，从而大幅降低碎片风险。
一种低压 igbt 器件制备方法

[发明专利]一种逆导型功率半导体模块封装结构及其封装方法-CN201911359251.8在审
发明人：刘国友;李道会;齐放;李想;王彦刚;罗海辉 -专利权人：株洲中车时代半导体有限公司
申请日： 2019-12-25 - 公布日： 2021-06-25 - 主分类号： H01L23/043 文献下载
摘要：本发明提供了一种逆导型功率半导体模块封装结构及其封装方法，该封装结构包括基板，所述基板上设置有多个功能单元，所述功能单元包括相对设置的第一衬板与第二衬板，所述第一衬板上设置有第一金属层，所述第二衬板上设置有第二金属层，所述第一金属层与所述第二金属层上均设置有芯片模块，所述芯片模块由轴对称分布的由多个逆导型芯片组成，所述逆导型芯片的栅极区域位于其边角处且所述多个逆导型芯片的栅极区关于芯片模块的中心呈中心对称；本发明中采用对称且栅极中心对称布局的逆导型芯片，可以极大地减小模块中的电感。本发明的封装方法用于制作以上封装结构。
一种逆导型功率半导体模块封装结构及其方法

[发明专利]一种功率半导体-CN201610502531.X有效
发明人：刘国友;覃荣震;朱利恒;罗海辉;黄建伟;戴小平 -专利权人：株洲中车时代半导体有限公司
申请日： 2016-06-30 - 公布日： 2021-06-22 - 主分类号： H01L29/423 文献下载
摘要：一种功率半导体，包括：衬底；形成在衬底中的第一导电区域，第一导电区域中形成有具有第一导电类型的源极区；形成在衬底一表面的栅氧化层，栅氧化层与源极区接触，其中，栅氧化层具有多种厚度，并且随着与第一导电区域之间距离的增大，栅氧化层的厚度呈现逐渐增大的趋势；形成在栅氧化层上的多晶硅层。相较于现有的功率半导体，该功率半导体更加平整，其工艺(记号对准、光刻及刻蚀等)难度得到有效降低，这样也就有助于提高功率半导体器件的性能以及芯片封装功能的可靠性。
一种功率半导体

[发明专利]一种快恢复二极管及其制作方法-CN201810295947.8有效
发明人：刘国友;朱利恒;戴小平;罗海辉;黄建伟 -专利权人：株洲中车时代半导体有限公司
申请日： 2018-03-30 - 公布日： 2021-06-08 - 主分类号： H01L21/329 文献下载
摘要：本发明公开了一种快恢复二极管及其制造方法，其中制造方法包括：对二极管主体的背面的N型缓冲层表面进行氧化，形成氧化层；刻蚀二极管主体的背面的预定区域的氧化层，形成开窗口；通过开窗口对二极管主体进行P阱注入，形成P阱区；对剩余氧化层进行刻蚀，露来N++注入窗口；对N++注入窗口注入N++杂质，并进行激活，使得P阱区形成处于浮空状态，与阳极区和漂移区构成内置晶闸管。通过设形成P阱区，然后进行N++注入，使得P阱区形成处于浮空状态，与二极管主体的阳极区和漂移区构成内置晶闸管，协调二极管导通压降与软恢复性能之间的折中关系，使得无需减薄硅片即可获得更好的导通压降与软恢复特性之间的折中关系，获得高品质快恢复二极管。
一种恢复二极管及其制作方法

[发明专利]一种制作功率半导体的方法-CN201610507639.8有效
发明人：刘国友;覃荣震;朱利恒;罗海辉;黄建伟;戴小平 -专利权人：株洲中车时代半导体有限公司
申请日： 2016-06-30 - 公布日： 2021-05-14 - 主分类号： H01L21/331 文献下载
摘要：一种制作功率半导体的方法，该方法包括：步骤一、在衬底上形成预设厚度的栅氧化层；步骤二、对预设厚度的栅氧化层进行刻蚀，使得栅氧化层具有多种厚度，其中，栅氧化层的厚度从第一端到第二端呈现逐渐增大的趋势；步骤三、在刻蚀后的栅氧化层上形成多晶硅层。相较于现有的功率半导体制作方法，本方法制作得到的功率半导体更加平整，其工艺(例如记号对准、光刻及刻蚀等)难度得到有效降低，这样也就有助于提高功率半导体器件的性能以及芯片封装功能的可靠性。
一种制作功率半导体方法

[发明专利]一种IGBT管保护电路、方法、IGBT电路及设备-CN201911056421.5在审
发明人：余伟;罗海辉;袁涛;邓江辉;周望君;江普生;肖艳艳;刘凯;杨越;姚尧;刘敏安;凌浪波 -专利权人：株洲中车时代电气股份有限公司
申请日： 2019-10-31 - 公布日： 2021-05-04 - 主分类号： H02H7/20 文献下载
摘要：本发明公开了一种IGBT管保护电路、方法、IGBT电路及设备，涉及电路技术领域，该IGBT管保护电路，短路保护单元，其连接在所述IGBT管的栅极与主发射极之间，用于当所述IGBT管的栅极与主发射极之间的电压超过预设阈值时，降低所述IGBT管的栅极电压。本发明的有益效果是：可以在IGBT管发生短路时降低IGBT管的栅极电压，从而起到抑制IGBT管栅极电压的升高，以较大幅度的地降低短路电流的作用，特别是适用于IGBT管的二类与三类短路工况，而且整个电路设计简单实用，易于实现。
一种 igbt 保护电路方法设备

[发明专利]一种功率器件及其制作方法-CN202011483001.8在审
发明人：常桂钦;黄建新;康强;李寒;吴义伯;彭勇殿;罗海辉;罗启文 -专利权人：株洲中车时代半导体有限公司
申请日： 2020-12-15 - 公布日： 2021-04-20 - 主分类号： H01L23/00 文献下载
摘要：本公开提供一种功率器件及其制作方法，包括：半导体芯片和耐湿层，所述耐湿层包括第一绝缘层和第二绝缘层；其中，所述第一绝缘层位于所述半导体芯片的上方和侧方；所述第二绝缘层位于所述第一绝缘层上方。
一种功率器件及其制作方法

[发明专利]提升大面积焊接可靠性的IGBT功率模块散热结构及其方法-CN202011486125.1在审
发明人：尚敬;罗海辉;康强;常桂钦;董国忠;彭勇殿;曾雄;杨进峰 -专利权人：株洲中车时代半导体有限公司
申请日： 2020-12-16 - 公布日： 2021-04-20 - 主分类号： H01L23/16 文献下载
摘要：本发明提供一种提升大面积焊接可靠性的IGBT功率模块散热结构及其方法，包括由上向下依次连接的：半导体芯片元件、第一覆盖层、衬底、第二覆盖层、第一接合材料层、缓冲材料层、第二接合材料层及散热器底板。缓冲材料层的热膨胀系数介于衬底与散热器底板的热膨胀系数之间。本发明在衬板与散热器底板之间添加一种缓冲材料，并引入第二接合材料，缓冲材料层的热膨胀系数介于衬板衬底材质和散热底板材质热膨胀系数之间，在极限工况热冲击循环时可以缓解液冷散热底板与双面金属包覆衬底之间因热膨胀系数大而对冲的问题，降低材质与材质之间热膨胀系数差距，提高了两者之间抗拉伸和抗挤压的能力，提升IGBT器件大面积焊接的可靠性，从而提升模块性能。
提升大面积焊接可靠性 igbt 功率模块散热结构及其方法

[发明专利]一种具有低感复合母排结构的集成散热器IGBT功率器件-CN202011489643.9在审
发明人：尚敬;常桂钦;黄建新;罗海辉;彭勇殿;吴义伯;窦泽春;杨进峰 -专利权人：株洲中车时代半导体有限公司
申请日： 2020-12-16 - 公布日： 2021-04-20 - 主分类号： H01L23/48 文献下载
摘要：本发明提供一种具有低感复合母排结构的集成散热器IGBT功率器件，包括：散热器、衬板、PCB电路、端子以及低感复合母排，衬板与所述散热器互联，衬板上布置有所述PCB电路和端子，低感复合母排与所述端子连接；低感复合母排包括：相对设置的半桥IGBT器件的DC+级和半桥IGBT器件的DC‑级、以及设置在半桥IGBT器件的DC+和半桥IGBT器件的DC‑级的一侧的半桥IGBT器件的AC级。本发明集成低感复合母排，IGBT器件更为紧凑，空间占用少，能有效降低器件因连接产生的接触热阻和电阻；低感复合母排设计自由度大，寄生参数较小；由该型器件组装而成的功率组件，空间排布的自由度大，寄生参数也可以减小；杂散电感低，电流路径短，能有效降低芯片所受的应力，有利于提高器件的可靠性。
一种具有复合结构集成散热器 igbt 功率器件

[发明专利]功率子模块、其制作方法以及转模压接式功率模块-CN202011355642.5在审
发明人：李寒;罗海辉;李星峰;石廷昌;常桂钦;彭勇殿;吴义伯;曾雄;张文浩 -专利权人：株洲中车时代半导体有限公司
申请日： 2020-11-27 - 公布日： 2021-04-09 - 主分类号： H01L23/04 文献下载
摘要：本发明涉及一种功率子模块、其制作方法以及转模压接式功率模块，涉及电力电子技术领域，用于解决结构复杂、封装可靠性较差的技术问题。本发明的功率子单元包括绝缘胶框以及芯片，由于绝缘胶框是用胶体在所述芯片组件上以直接转模的方式而形成，避免了现有技术中将单个的芯片、上钼片和下钼片等部件逐一地放入侧框中并对其一一进行定位的多道工序，因此不仅简化了定位工序；还由于绝缘胶框为一体形成的，因此其并不存在装配缝隙，也无需后续的涂胶处理，从而也简化了涂胶工序，因此本发明的功率子单元的工序简单易操作；并且使功率子单元能够实现功率子单元一体化绝缘的保护方式，从而保证良好的绝缘效果和封装可靠性。
功率模块制作方法以及模压

[发明专利]沟槽氧化层和沟槽栅的制备方法及半导体器件-CN202011454720.7在审
发明人：李诚瞻;罗烨辉;郑昌伟;赵艳黎;丁杰钦;焦莎莎;罗海辉 -专利权人：株洲中车时代半导体有限公司
申请日： 2020-12-10 - 公布日： 2021-04-09 - 主分类号： H01L21/28 文献下载
摘要：本公开提供一种沟槽氧化层和沟槽栅的制备方法及半导体器件。该方法包括：以第二掩膜层作为掩蔽，注入氧离子到沟槽底部的外延层内，以在沟槽底部的外延层内形成氧离子注入区；去除覆盖于沟槽底部的第二掩膜层部分，并对外延层进行热氧化处理，以在沟槽底部形成第一氧化层；去除剩余的第二掩膜层部分；再次对外延层进行热氧化处理，以在沟槽侧壁上形成第二氧化层；其中，第一氧化层的厚度大于第二氧化层的厚度。通过在沟槽侧壁和沟槽底部形成第二掩膜层，避免氧离子注入到沟槽侧壁，抑制沟槽侧壁的栅氧生长速率，形成底部致密的厚栅氧化层(第一氧化层)，强化了沟槽底部抗击穿能力，且降低了器件的栅‑漏电容，开关特性得到改善。
沟槽氧化制备方法半导体器件

[发明专利]碳化硅器件的元胞结构、其制备方法及碳化硅器件-CN202011354573.6在审
发明人：王亚飞;罗海辉;李诚瞻;陈喜明;罗烨辉;周才能;张文杰 -专利权人：株洲中车时代半导体有限公司
申请日： 2020-11-27 - 公布日： 2021-04-06 - 主分类号： H01L29/06 文献下载
摘要：本公开提供一种碳化硅器件的元胞结构、其制备方法及碳化硅器件，所述元胞结构包括：多个间隔设置于所述漂移层表面内的第二导电类型阱区；位于所述阱区表面内的源区；位于相邻两个所述阱区之间的栅极沟槽；位于所述漂移层内且纵向间隔设置于所述栅极沟槽下方的第二导电类屏蔽区；其中，所述屏蔽区的顶部与所述栅极沟槽的底部和所述阱区的底部接触。通过在栅极沟槽底部设置纵向间隔的第二导电类型的屏蔽区，可大幅降低阻断状态下器件的栅极介质层的电场应力，大幅提高器件的长期使用可靠性；所述屏蔽区与源极金属层电连接，可以提高器件的开关频率，降低开关损耗。
碳化硅器件结构制备方法