“章铁飞”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果43个，建议您升级VIP下载更多相关专利

[发明专利]基于延长写时间的优化非易失性存储器写寿命的内存管理方法-CN201811254634.4有效
发明人： 章铁飞;傅均;邢建国 -专利权人：浙江工商大学
申请日： 2018-10-26 - 公布日： 2023-03-28 - 主分类号： G06F12/02 文献下载
摘要：本发明公开一种基于延长写时间的优化非易失性存储器写寿命的内存管理方法。针对新型非易失性内存写寿命短的问题，利用内存Bank的空闲状态，采用延长写时间方式处理写数据请求，达到优化存储器写寿命的目标；进一步改进内存Bank的结构，将Bank划分为多个能同时独立工作的子块，提升Bank并行处理读写数据请求的能力，减少不同读写数据请求的冲突，创造更多可采用延长写时间处理写数据请求的机会，从而避免对内存性能的不利影响，最大限度地改善易失性内存写寿命短的问题。
基于延长时间优化非易失性存储器寿命内存管理方法

[发明专利]一种解决STT-RAM缓存写失败的方法-CN202010214371.5有效
发明人： 章铁飞 -专利权人：浙江工商大学
申请日： 2020-03-24 - 公布日： 2022-08-23 - 主分类号： G06F3/06 文献下载
摘要：本发明提供一种解决STT‑RAM缓存写失败的方法，在纠错码的纠错能力与存储代价之间取得平衡。本发明包括如下步骤:S1、发起写数据操作时，确定将写的目标缓存块后，读出目标缓存块的旧数据按位与新数据按位比较后，计算统计当前数据位对应的STT‑RAM单元将发生0到1的切换的总数据位数n；S2、比较n与阀值Kth，如果n大于Kth，则采用扩展纠错码进行纠错，如果n小于等于Kth，则采用默认纠错码进行纠错；S3、写缓存块时，设置目标缓存块标签的标志位，标识目标缓存块的纠错码类型；S4、读取缓存块数据时，同时读取缓存块标签的标志位，根据标志位确定所采用的纠错码类型，将缓存块发往对应的纠错码解码器纠错。
一种解决 stt ram 缓存失败方法

[发明专利]面向GPU数据传输的低能耗分组编码方法-CN202110254219.4有效
发明人： 章铁飞 -专利权人：浙江工商大学
申请日： 2021-03-09 - 公布日： 2022-05-20 - 主分类号： H04L1/00 文献下载
摘要：为降低自DRAM到GPU的数据传输能耗，克服现有技术的不足，本发明提供一种面向GPU数据传输的低能耗分组编码方法。本发明按二进制数0000～1111中的逻辑值1数量，将原始数据按4bit为基本单位划分为不同的分组，统计每个分组中的基本单元数量，并根据不同分组的数量及关系，采用分组值替换编码方法，进一步降低传输数据中逻辑值1的数量，达到降低传输能耗的目的。本发明方法简单，编码涉及的计算量少，代价低；相比于已有的技术，本发明更有利于挖掘原始数据中的能耗优化空间，进一步减少原始数据中逻辑值1的数量，最大限度地降低数据传输能耗。
面向 gpu 数据传输能耗分组编码方法

[发明专利]一种提升CNFET缓存性能的方法-CN202010567436.4有效
发明人： 章铁飞 -专利权人：浙江工商大学
申请日： 2020-06-19 - 公布日： 2022-05-10 - 主分类号： G06F3/06 文献下载
摘要：本发明提供一种提升CNFET缓存性能的方法，将访问频繁的数据置于延时短的缓存块，将访问不频繁的数据至于延时长的缓存块，提升了性能，降低了能耗。本发明包括如下步骤：将同一缓存组的缓存块分为短延时组和长延时组；采用二进制表示缓存块的实际延时与基本延时单位比值的整数部分；缓存块的命中信号到达延时存储器时，则延时存储器将对应缓存块的延时二进制数值发送到延时控制器，延时控制器将输入的延时二进制数值保存于本地的计时寄存器，以基本延时单位为周期按1递减计时寄存器；加载新数据到缓存时，如果短延时组存在空闲的缓存块，则新数据加载到该空闲的缓存块中；如果短延时组无空闲缓存块，则新数据加载到长延时组的空闲块中。
一种提升 cnfet 缓存性能方法

[发明专利]一种堆叠DRAM缓存的性能提升方法-CN201911293231.5有效
发明人： 章铁飞;柴春来 -专利权人：浙江工商大学
申请日： 2019-12-16 - 公布日： 2022-05-06 - 主分类号： G06F3/06 文献下载
摘要：本发明提供一种堆叠DRAM缓存的性能提升方法，提出行缓冲管理器，帮助缩短堆叠DRAM缓存访问延时，加速数据访问，从而提升性能。本发明包括如下步骤：S1、提出行缓冲管理器，其包括行状态表，行状态表包括多个行状态条目，每个行状态条目包括激活位、标签值序列、标签值填充位和等待请求数，以此来描述一个内存行数据的状态；S2、行缓冲管理器与数据访问请求队列相连，行缓冲管理器根据数据访问请求队列中到达的数据访问请求更新行状态表的信息；S3、行缓冲管理器与缓存控制器相连，行缓冲管理器接收来自缓存控制器的命令并更新行状态表的信息；S4、行缓冲器根据行状态表的信息，通过缓存控制器向堆叠DRAM缓存发出控制命令。
一种堆叠 dram 缓存性能提升方法

[发明专利]面向PRAM/DRAM混合内存的基于概率的数据迁移方法-CN201910221103.3有效
发明人： 章铁飞;傅均 -专利权人：浙江工商大学
申请日： 2019-03-22 - 公布日： 2022-02-18 - 主分类号： G06F3/06 文献下载
摘要：面向PRAM/DRAM混合内存的基于概率的数据迁移方法。在PRAM/DRAM混合内存中，将行缓存缺失率高的内存行数据从PRAM迁移到读写数据速度更快的DRAM，规避PRAM的读写速度慢的劣势，有效提升混合内存的读写性能。每当PRAM中的内存行发生行缓存访问缺失时，以一定的概率将该内存行迁移到DRAM；周期性地评估内存行迁移的收益与代价，根据收益代价差调整迁移概率值，使得进一步增大内存行迁移的收益。本发明的优点是可以快速准确地实现内存行数据迁移，同时存储代价可忽略。
面向 pram dram 混合内存基于概率数据迁移方法

[实用新型]一种智慧型管理智能化主机-CN202121684747.5有效
发明人： 章铁飞 -专利权人：浙江锐丰文化创意有限公司
申请日： 2021-07-23 - 公布日： 2021-12-21 - 主分类号： G06F1/18 文献下载
摘要：本实用新型涉及电脑主机技术领域，且公开了一种智慧型管理智能化主机，解决了目前主机与壳体内壁相撞而造成主机的损坏的问题，其包括外壳和主机本体，主机本体位于外壳的内部，所述外壳的底部靠近四角位置均固定安装有万向轮，外壳的内腔底部固定安装有支撑垫，主机本体位于支撑垫的顶部，外壳的内腔固定安装有位于主机本体上方的固定机构；本实用新型，通过气缸和滑板以及挤压弹簧和顶板之间的配合，使得顶板向下移动并对主机本体进行挤压，并通过滑块和复位弹簧以及固定块之间的配合，使得两个夹板相互靠近并对主机本体进行挤压，从而使得主机本体稳定的安装在外壳的内部，防止主机本体出现松动与外壳内壁相碰撞。
一种智慧型管理智能化主机

[发明专利]一种多机器人协同室内味源搜索方法-CN202110738309.0在审
发明人：沈路遥;傅均;刘锐蕊;章铁飞 -专利权人：浙江工商大学
申请日： 2021-06-30 - 公布日： 2021-10-22 - 主分类号： G01N33/00 文献下载
摘要：本发明提供一种多机器人协同室内味源搜索方法，将人工生态系统算法进行改进以用于气味源搜索，使得在常规情况下具有良好搜索效率的同时，在机器人初始位置劣势情况下也能有较为稳定的表现。本发明将机器人看作生产者、消费者或者分解者，通过三者的能量传递机制进行算法的优化，使算法在劣势初始位置时依旧保持稳定的性能。同时，考虑到气味源扩散的特点设计了离散风向系统，在生态系统中增加了追风者角色，从全局和个体维度引入风向信息和层次化利用风向信息。
一种机器人协同室内搜索方法

[发明专利]基于两级Q表格的DRAM行缓冲器管理方法-CN202110186111.6在审
发明人： 章铁飞 -专利权人：浙江工商大学
申请日： 2021-02-15 - 公布日： 2021-05-14 - 主分类号： G06F12/0871 文献下载
摘要：根据Q‑learning自学习算法的原理，本发明提供一种基于两级Q表格的DRAM行缓冲器管理方法。本发明的创新点在于设计合理的参数来描述行缓冲器的状态，结合DRAM行缓冲器的工作原理，设计合理的动作奖惩值；针对原始Q表格的高昂存储代价，本发明提出两级Q表格的技术方案，根据每个内存行实际的访问情况，按需分配表格条目，避免存储空间的浪费，有效降低存储代价。本发明的优势在于动态适配不同应用程序的内存行访问模式，自学习得到当前系统环境下最优的行缓冲器管理方法，有效提升DRAM行缓冲器的工作效率，降低DARM存储器的访问延时，提升DRAM的存储器性能。
基于两级表格 dram 缓冲器管理方法

[发明专利]基于分组重定向写的PCM内存行复用方法-CN202110037032.9在审
发明人： 章铁飞 -专利权人：浙江工商大学
申请日： 2021-01-12 - 公布日： 2021-04-16 - 主分类号： G11C29/42 文献下载
摘要：本发明提出一种基于分组重定向写的PCM内存行复用方法。写数据到PCM内存行时，通过数据写后读校验技术，统计出错数据位数及位置；根据出错数据位信息，记录卡死存储单元数量与位置，将卡死存储单元对应的数据划分到同一数据分组中，并且执行重定向写操作，避免因卡死存储单元而导致的数据错误，实现包含卡死存储单元的PCM内存行的复用。与现有技术相比，本发明设计合理，不消耗额外的存储空间，不存在现有ECC校验码技术的计算代价，而且本方法可以适配内存行后续出现的新的增量卡死存储单元，从而有效地增加PCM内存行的复用性。
基于分组定向 pcm 内存行复用方法

[发明专利]基于过滤表的DRAM行缓冲器混合管理方法-CN202011592037.X在审
发明人： 章铁飞 -专利权人：浙江工商大学
申请日： 2020-12-29 - 公布日： 2021-04-09 - 主分类号： G06F12/0871 文献下载
摘要：本发明提供一种基于过滤表的DRAM行缓冲器混合管理方法，对来自缓存的数据访问请求，DRAM内存控制器根据访问请求的地址定位目标内存块，并将目标数据的地址发往目标内存块的过滤表，过滤表根据条目信息，决定该目标数据隶属的内存行的行缓冲器管理策略。具体而言，基于过滤表动态选择每个目标内存行的行缓冲器管理策略，对于访问频次较多，大于等于阀值的目标内存行，采用开放的行缓冲器管理策略；对于访问频次较少，小于阀值的目标内存行采用关闭的行缓冲器管理策略；有效发挥两种行缓冲器管理策略的优势，规避两者的不足，降低DRAM数据访问的延时；并且采用辅助写缓冲器，降低行缓冲器数据冲突的代价，进一步提升DRAM数据访问效率。
基于过滤 dram 缓冲器混合管理方法

[发明专利]基于数据循环移位的PCM内存行复用方法-CN201910055632.0有效
发明人： 章铁飞;傅均 -专利权人：浙江工商大学
申请日： 2019-01-22 - 公布日： 2020-11-13 - 主分类号： G06F9/50 文献下载
摘要：一种基于数据循环移位的PCM内存行复用方法，包括：内存行的结构优化；记录卡死单元信息的卡死位置缓存；复用卡死单元的写内存行操作；复用卡死单元的读内存行操作。针对PCM存储器写寿命短导致内存行出现卡死单元的问题，摒弃以往弃之不用的做法，转而优化内存行结构，添加记录卡死单元信息的卡死位置缓存；结合卡死位置缓存中的条目信息，采用数据循环移位的方法，将移位后的数据写入存在卡死单元的内存行中，实现内存行的复用。本方法具备存储代价小、计算速度快的优点。
基于数据循环移位 pcm 内存行复用方法

[发明专利]一种STT-RAM缓存的动态数据擦洗方法-CN201911201107.1在审
发明人： 章铁飞;邢建国 -专利权人：浙江工商大学
申请日： 2019-11-29 - 公布日： 2020-04-03 - 主分类号： G11C16/14 文献下载
摘要：本发明提供一种STT‑RAM缓存的动态数据擦洗方法，对不同的STT‑RAM缓存块采用不同的数据擦洗周期，从而保障数据正确的前提下，减少数据擦洗次数，降低数据擦洗的代价。本发明包括如下步骤：S1、保证数据正确性的前提下，动态设定缓存块的数据擦洗周期，根据不同缓存块的保留错误数据位数以及纠错码的纠错能力，将缓存块的数据擦洗周期设定为高频、中频和低频，高频以时间为T的周期进行数据擦洗，中频以时间为2T的周期进行数据擦洗，低频以时间为3T的周期进行数据擦洗；S2、每个缓存块配备两位数据的Bin Counter来标识自身的擦洗周期；S3、缓存控制器按时间为T的周期依次扫描缓存块，并且根据每个缓存块的两位数据容量的Current Counter来判定是否进行数据擦洗。
一种 stt ram 缓存动态数据擦洗方法

[发明专利]一种DRAM内存行扰动错误解决方法-CN201910744955.0在审
发明人： 章铁飞;朱继祥 -专利权人：浙江工商大学
申请日： 2019-08-13 - 公布日： 2020-01-17 - 主分类号： G11C29/44 文献下载
摘要：一种DRAM内存行扰动错误解决方法，包括以下的步骤：S1:每个DRAM内存行采用两位的最近访问计时器，追踪其最近的被动激活信息；S2:当某内存行发生读写访问时，按概率N对其相邻行产生主动激活命令；S3:主动激活命令确定产生后，再根据内存行的最近访问计时器信息，决定是否实行主动激活操作；本发明的优点是：在存储代价可忽略的前提下，能准确发送主动激活命令到受害内存行，同时避免不必要的主动激活命令，最小化对性能的不利影响。
主动激活内存行计时器计时器信息存储代价错误解决读写访问激活信息命令确定相邻行最小化扰动发送访问追踪概率

[发明专利]基于数据访问次数的GPGPU的L1 Cache管理方法-CN201811113134.9在审
发明人： 章铁飞;傅均 -专利权人：浙江工商大学
申请日： 2018-09-25 - 公布日： 2019-03-01 - 主分类号： G06F12/0802 文献下载
摘要：本发明公开一种基于数据访问次数的GPGPU的L1 Cache管理方法，具体包括：L1 Cache的硬件修改；基于DA计数器值的L1 Cache管理策略；周期地调整统一的默认DA值。本发明旨在解决GPGPU的L1 Cache数据块摇摆问题，主要方法是L1 Cache中的每个缓存块增加访问次数计数器，并且比较计数器的值与默认设定值的大小来决定缓存块的替换和bypass等操作，目标是将频繁被访问的缓存块保持在缓存中，提升命中率，将不会再次被访问的缓存块bypass，提升缓存空间的利用率，最大限度地解决L1 Cache的数据块摇摆问题。
缓存块数据访问数据块摇摆缓存计数器比较计数器次数计数器缓存空间访问命中率替换管理统一

1
2
3
下一页»
尾页
共 43 条