“比较计数器”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果8928357个，建议您升级VIP下载更多相关专利

[发明专利]基于FPGA的PLC高速脉冲计数实现系统及方法-CN201110451285.7有效
发明人：郭福坤 -专利权人：深圳市汇川控制技术有限公司;深圳市汇川技术股份有限公司
申请日： 2011-12-29 - 公布日： 2013-07-03 - 主分类号： H03K21/00 文献下载
摘要：本发明提供了一种基于FPGA的PLC高速脉冲计数实现系统，包括FPGA，该FPGA包括有双端口块RAM、比较控制状态机以及计数器堆；其中所述双端口块RAM中包括有多组比较寄存器，所述计数器堆中包括多个用于对输入脉冲进行计数的计数器，所述计数器堆中的每一计数器对应所述双端口块RAM中的一组比较寄存器；所述比较控制状态机循环从所述双端口块RAM中读取每一个比较寄存器的值并与所述计数器堆中对应的计数器的值进行比较。本发明通过将比较数据存储于FPGA内部的双端口块RAM中，并使用比较控制状态机将双端口块RAM中的比较数据与计数器循环比较，从而实现PLC对高速脉冲的计数比较。
基于 fpga plc 高速脉冲计数实现系统方法

[发明专利]一种应用于锁相环的基于频率比较的锁定指示电路及方法-CN201910891665.9有效
发明人：张宁;郑佳鹏 -专利权人：上海华力微电子有限公司
申请日： 2019-09-20 - 公布日： 2023-05-23 - 主分类号： H03L7/08 文献下载
摘要：本发明公开了一种应用于锁相环的基于频率比较的锁定指示电路及方法，所述电路包括：反馈计数器，利用多个D触发器对反馈时钟进行计数；参考计数器，利用多个D触发器对参考时钟进行计数；比较电路，用于将所述反馈计数器与参考计数器输出的某一相应位进行比较，并在两者频率不同时输出计数复位信号至所述反馈计数器及参考计数器；锁定输出电路，用于在所述反馈计数器的末级输出的下降沿时输出锁定指示，本发明通过基于计数比较的方式来判断锁相环是否锁定，可避免误报，安全可靠，同时仅比较计数结果中的某一bit位，而非完整的计数结果，可使用更少的D触发器组成参考计数器，减少了电路规模。
一种应用于锁相环基于频率比较锁定指示电路方法

[发明专利]模拟数字转换方法和装置、半导体器件及电子装置-CN200510074164.X无效
发明人：村松良德;福岛范之;新田嘉一;安井幸弘 -专利权人：索尼株式会社
申请日： 2005-02-23 - 公布日： 2005-10-12 - 主分类号： H03M1/34 文献下载
摘要：为每一条垂直信号线布置具有电压比较器和计数器的列模拟数字转换器。电压比较器比较经由垂直信号线在每个行控制信号线处输入的像素信号与参考电压，从而产生时间轴上的长度对应于复位分量和信号分量振幅的脉冲信号。计数器对时钟计数以测量脉冲信号的宽度，直到比较器的比较操作结束，并存储在比较结束时的计数。通信和定时控制器控制电压比较器和计数器使得：在第一处理中，电压比较器对复位分量执行比较操作，而计数器执行向下计数操作；在第二处理中，电压比较器对信号分量执行比较操作，而计数器执行向上计数操作。
模拟数字转换方法装置半导体器件电子

[发明专利]基于单线协议的占空比比较电路及方法-CN201310558032.9有效
发明人：俞德军;刘洋;宁宁;吴霜毅 -专利权人：电子科技大学
申请日： 2013-11-11 - 公布日： 2014-03-12 - 主分类号： H03K3/017 文献下载
摘要：发明涉及基于单线协议的占空比比较电路，包括：输入端连接输入PWM信号的边沿检测电路、加法计数器和减法计数器，其中加法计数器和减法计数器的时钟输入端还连接有计数时钟，边沿检测电路将检测后的信号输入到所述的加法计数器和减法计数器中，加法计数器和减法计数器的输出端分别经锁存器连接进位加法器后输出脉冲信号。本发明基于单线协议的占空比比较电路及方法，由于不存在传统电路的模拟比较方式中充电电压过低或过高而无法比较的情况，因此能够在足够宽泛的频率范围和占空比变化范围下实现准确、快速的占空比比较。
基于单线协议比较电路方法

[发明专利]AD变换装置以及摄像装置-CN201780084740.X在审
发明人：笠井弦 -专利权人：科点科技有限公司
申请日： 2017-09-15 - 公布日： 2019-09-13 - 主分类号： H04N5/378 文献下载
摘要：本发明的AD变换装置具备：比较部(31)，其对第一参照信号以及第二参照信号和包含复位分量和信号分量的像素信号进行比较；递增计数器(34)，其对计数器时钟进行递增计数；黑电平修正部(35)，其对递增计数器(34)的计数值的黑电平进行修正，其中，递增计数器(34)在比较部(31)对第一参照信号和复位分量进行比较而使输出反转时，开始递增计数，在比较部(31)对第二参照信号和信号分量进行比较而使输出反转时，停止递增计数通过从由递增计数器(34)计数所得的计数值减去由递增计数器(34)计数来自被遮挡的像素的像素信号所得的值，而修正黑电平，同时输出从信号分量除去了复位分量的摄像数据。
递增计数器复位分量信号分量比较部黑电平输出反转像素信号修正递增计数器时钟摄像数据摄像装置减去像素遮挡输出

[发明专利]图像形成装置及其控制方法-CN201110156273.1无效
发明人：梅泽范幸 -专利权人：株式会社东芝;东芝泰格有限公司
申请日： 2011-06-10 - 公布日： 2011-12-14 - 主分类号： G03G15/08 文献下载
摘要：本发明的实施方式提供了图像形成装置及其控制方法，该图像形成装置包括：色调剂盒，具有存储部；色调剂电机，用于搅拌色调剂盒内的色调剂；色调剂电机驱动部，用于驱动色调剂电机；计数计测部，用于计测色调剂电机的驱动时间，并利用规定的计数单位时间来计算表示色调剂消耗量的消耗计数值；事件检测部，用于检测动作事项；本体计数器，用于利用消耗计数值依次更新本体计数器值并存储；色调剂计数器，用于将色调剂计数器值存储在存储部内；计数器比较部，用于进行本体计数器值和色调剂计数器值之间的计数器比较；以及事件处理部，在检测到动作事项时，根据计数器比较进行保持本体计数器值和色调剂计数器值之间的整合性的处理。
图像形成装置及其控制方法

[发明专利]一种在智能卡中的时钟频率判定电路-CN03115477.8无效
发明人：尚为兵;朱晓伟;印义言 -专利权人：上海华园微电子技术有限公司
申请日： 2003-02-20 - 公布日： 2003-10-08 - 主分类号： G06F1/08 文献下载
摘要：本发明涉及一种在智能卡中的时钟频率判定电路，主要由两个计数器和两个比较电路组成。一个计数器为标准计数器第一计数器(2)，工作在参考时钟频率上，参考时钟频率约为7.8MHz，标准计数器的宽度为7比特，计数范围可从0计数到127。另一个计数器第二计数器(3)对输入时钟计数。比较电路为组合电路，在特定的时间点上将比较结果采样到寄存器第一比较频率寄存器(5)和第二比较频率寄存器(6)中。比较结果维持到下一次复位器(1)复位信号采样行动前。
一种智能卡中的时钟频率判定电路

[实用新型]一种在智能卡中的时钟频率判定电路-CN03228928.6无效
发明人：尚为兵;朱晓伟;印义言 -专利权人：上海华园微电子技术有限公司
申请日： 2003-02-20 - 公布日： 2004-03-10 - 主分类号： G06F1/04 文献下载
摘要：本实用新型一种在智能卡中的时钟频率判定电路，主要由两个计数器和两个比较电路组成。一个计数器为标准计数器第一计数器(2)，工作在参考时钟频率上，参考时钟频率约为7.8MHz，标准计数器的宽度为7比特，计数范围可从0计数到127。另一个计数器第二计数器(3)对输入时钟计数。比较电路为组合电路，在特定的时间点上将比较结果采样到寄存器第一比较频率寄存器(5)和第二比较频率寄存器(6)中。比较结果维持到下一次复位器(1)复位信号采样行动前。
一种智能卡中的时钟频率判定电路

[发明专利]模数转换电路、图像传感器和模数转换方法-CN201880002863.9有效
发明人：李欣伦 -专利权人：深圳市汇顶科技股份有限公司
申请日： 2018-12-20 - 公布日： 2021-02-23 - 主分类号： H04N5/374 文献下载
摘要：本公开提供了一种模数转换电路、图像传感器和模数转换方法。所述模数转换电路包括比较电路、第一计数器、第二计数器和计数值复位电路。所述比较电路比较模拟信号与斜坡信号产生第一比较信号，并比较所述模拟信号与所述斜坡信号加上预定偏移产生第二比较信号。在所述斜坡信号的信号电平交替上升和下降的期间，所述第一计数器根据所述第一比较信号计数第一时钟信号的周期个数获得数字信号的一部分。所述第二计数器根据所述第一、第二比较信号计数第二时钟信号的周期个数获得所述数字信号的一部分。所述计数值复位电路储存所述第二计数器的计数值，据以在所述第一计数器的计数值增加时设定所述第二计数器的计数值。
转换电路图像传感器方法

[发明专利]一种PWM波形发生器-CN201810900050.3在审
发明人：王新新 -专利权人：成都黎声科技有限公司
申请日： 2018-08-09 - 公布日： 2018-12-28 - 主分类号： H03K7/08 文献下载
摘要：本发明公开了一种PWM波形发生器，包括寄存器、N路串联计数器和比较器组成的并联电路、合并器和串行器，N路计数器和比较器同时工作，首先根据寄存器接收的数据确定计数器参数和比较器参数，所述计数器参数和比较器参数用于确定单个PWM波形的周期、高电平脉冲初始位置和高电平脉冲终止位置，并输出到各路的计数器和比较器，比较器将计数器的输出值与寄存器输出的比较器参数进行比较，然后将各路比较器的输出结果合并，然后通过串行器输出，从而产生任意周期
比较器计数器寄存器输出高电平脉冲计数器参数发生器串行器输出结果合并高精度PWM 并联电路数据确定终止位置合并器功耗脉宽串联

[发明专利]在一个计数方向上运行多级计数器的方法和装置-CN99806752.0有效
发明人： R·阿林格尔;R·霍尔菲尔德;W·波克兰德特;A·维德尔 -专利权人：因芬尼昂技术股份公司
申请日： 1999-05-28 - 公布日： 2004-07-21 - 主分类号： H03K21/40 文献下载
摘要：讲述一种只在一个计数方向上运行多级计数器(11)的方法，它具有如下步骤：在多级计数器(11)的预定计数值状态时改变可只在一个计数方向上变化的单级计数器(1)的计数值；测定多级计数器(11)和单级辅助计数器(1)的相应计数值状态；比较所测得的单级计数器(1)和多级计数器(11)的计数值状态；根据比较结果产生指示信号。
一个计数向上运行多级计数器方法装置

[发明专利]触摸检测装置、电子乐器以及方法-CN201510486809.4有效
发明人：池田晃 -专利权人：卡西欧计算机株式会社
申请日： 2015-08-10 - 公布日： 2019-10-11 - 主分类号： G10H1/34 文献下载
摘要：第1、第3计数器分别对按键的第1、第2接点间的接通时间、第2、第3接点间的接通时间进行计数。第2计数器对第1计数器的计数完成后的时间进行计数。计数器存储器存储表示第1、第3计数器的计数时间的速度计数器值、和表示第2计数器的计数时间的校正时间用计数器值。到达比较电路对到达时间存储器的到达时间值和校正时间用计数器值进行比较。若第1计数器的速度计数器值比给定阈值大，则控制器在由到达比较电路进一步检测出到达时间值与校正时间用计数器值的一致时，将包含与从计数器存储器读出到速度寄存器中的速度计数器值相应的触摸信息的发声指示输出至CPU
触摸检测装置电子乐器以及方法

[发明专利]像素探测器及其分布式前端模数变换与读出电路、方法-CN202011268548.6在审
发明人：李木槿;魏微;江晓山 -专利权人：中国科学院高能物理研究所
申请日： 2020-11-13 - 公布日： 2021-01-22 - 主分类号： H04N5/378 文献下载
摘要：本发明公开了一种像素探测器及其分布式前端模数变换与读出电路、方法。本发明电路包括斜波电压发生器、斜波电压缓冲器、多个像素内模数变换及读出电路；其中斜波电压发生器与斜波电压缓冲器连接，将斜坡电压扇入至各像素内的比较器；每一像素内模数变换及读出电路包括一采样保持电路、一比较器和一计数器，采样保持电路与比较器的一输入端连接；比较器的另一输入端与斜波电压缓冲器连接；比较器的输出端与计数器的第一输入端连接，控制该计数器的计数停止；计数器的第二输入端用于接收时钟信号，计数器的第三输入端收计数/移位控制信号，计数器的第四输入端接收前一像素中的计数器输出信号，计数器的输出端与后一像素中的计数器的输入端连接。
像素探测器及其分布式前端变换读出电路方法

[实用新型]数字式脉冲宽度调制装置-CN201020002149.0无效
发明人：刘达亿;董中智 -专利权人：刘达亿
申请日： 2010-01-18 - 公布日： 2010-11-03 - 主分类号： H03K7/08 文献下载
摘要：本实用新型公开了一种数字式脉冲宽度调制装置，该装置包括一计数器、一第一比较器和一第二比较器；其中，该第一比较器和第二比较器并联连接再与该计数器串联连接，使该计数器可同时将计数信号传送给该第一比较器和第二比较器；使该第一比较器在接收到一脉冲功率宽度信号时，可利用该计数信号的计数产生一对应工作周期的脉冲输出，以及该第二比较器在接收到一脉冲功率总长信号时，可在该计数信号计数到该总长的数字时，输出一清除信号给该计数器，使该计数器归零重新计数，如此以达到输出脉冲可校正的目的。
数字式脉冲宽度调制装置

[发明专利]TR组件保护逻辑电路、控制逻辑和收发控制系统-CN202211408959.X在审
发明人：彭平;陈兴龙;沈大立;周彬 -专利权人：中国电子科技集团公司第二十九研究所
申请日： 2022-11-11 - 公布日： 2023-03-21 - 主分类号： H04B1/40 文献下载
摘要：本发明提供了一种TR组件保护逻辑电路、控制逻辑和收发控制系统，包括：计数器、比较器、第一与门和锁定输出模块；第一与门的一个输入端接入用户输入的TR收发控制信号，另一个输入端与比较器的输出端相连；第一与门的输出信号分别输入至锁定输出模块的输入端、比较器的一个输入端、计数器的正向计数控制端和计数器的反向计数控制端；所述计数器的输出端与比较器的另一个输入端相连；所述锁定输出模块与TR组件相连；当第一与门的输出信号为高电平时，计数器计数增加S1；当第一与门的输出信号为低电平时，计数器计数减少S2；比较器用于比较计数器的输出值是否达到TR组件允许的最长连续发射时间Smax。
tr 组件保护逻辑电路控制逻辑收发控制系统

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条