[发明专利]一种DRAM内存行扰动错误解决方法在审
| 申请号： | 201910744955.0 | 申请日： | 2019-08-13 |
| 公开（公告）号： | CN110706733A | 公开（公告）日： | 2020-01-17 |
| 发明（设计）人： | 章铁飞;朱继祥 | 申请（专利权）人： | 浙江工商大学 |
| 主分类号： | G11C29/44 | 分类号： | G11C29/44;G11C29/50 |
| 代理公司： | 33201 杭州天正专利事务所有限公司 | 代理人： | 王兵;黄美娟 |
| 地址： | 310018 浙江*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种DRAM内存行扰动错误解决方法，包括以下的步骤：S1:每个DRAM内存行采用两位的最近访问计时器，追踪其最近的被动激活信息；S2:当某内存行发生读写访问时，按概率N对其相邻行产生主动激活命令；S3:主动激活命令确定产生后，再根据内存行的最近访问计时器信息，决定是否实行主动激活操作；本发明的优点是：在存储代价可忽略的前提下，能准确发送主动激活命令到受害内存行，同时避免不必要的主动激活命令，最小化对性能的不利影响。 | ||
| 搜索关键词： | 主动激活 内存行 计时器 计时器信息 存储代价 错误解决 读写访问 激活信息 命令确定 相邻行 最小化 扰动 发送 访问 追踪 概率 | ||
【主权项】：
1.一种DRAM内存行扰动错误解决方法，包括以下的步骤：/nS1:每个DRAM内存行采用两位的最近访问计时器，追踪其最近的被动激活信息；/nS2:当某内存行发生读写访问时，按概率N对其相邻行产生主动激活命令；/nS3:主动激活命令确定产生后，再根据内存行的最近访问计时器信息，决定是否实行主动激活操作；/n其中S1步骤具体为：每个内存行配备一两位的最近访问计时器，当内存行发生被动激活操作时，其对应的最近访问计时器初始化为11，并且按照11，10，01，00的顺序周期性更新，直至最终变为00；令内存行出现扰动错误的相邻行频繁激活的次数阀值为R，激活R次所需的时间T决定了最近访问计时器更新周期；两位的最近访问计时器的更新周期为T/3，因此从11更新至00需要周期T；/n其中S2步骤具体为：每次发生数据访问时，内存控制器中的随机数生成器产生一[0,n)之间的随机数r，概率N等价于随机数r的值在[0,rN)之间；如果r小于等于nN，说明概率为N的事件发生，即产生对相邻行的主动激活命令；否则，不产生主动激活命令；/n其中S3步骤具体为：主动激活命令产生后，查看将被激活内存行的最近访问计时器值，如果值为00，则发送主动激活命令至DRAM内存；否则，主动激活命令取消。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于浙江工商大学，未经浙江工商大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910744955.0/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种DRAM内存行扰动错误解决方法-201910744955.0
- 章铁飞;朱继祥 - 浙江工商大学
- 2019-08-13 - 2020-01-17 - G11C29/44
- 一种DRAM内存行扰动错误解决方法，包括以下的步骤：S1:每个DRAM内存行采用两位的最近访问计时器，追踪其最近的被动激活信息；S2:当某内存行发生读写访问时，按概率N对其相邻行产生主动激活命令；S3:主动激活命令确定产生后，再根据内存行的最近访问计时器信息，决定是否实行主动激活操作；本发明的优点是：在存储代价可忽略的前提下，能准确发送主动激活命令到受害内存行，同时避免不必要的主动激活命令，最小化对性能的不利影响。
- 一种提升闪存芯片性能的方法-201611161176.0
- 陆磊;周第廷 - 武汉新芯集成电路制造有限公司
- 2016-12-15 - 2019-12-31 - G11C29/44
- 本发明涉及存储器领域，尤其涉及一种提升闪存芯片性能的方法，包括：以一第二擦除参考电流为标准对每个扇区分别进行擦除操作；以一第二规格时间为标准分别判断每个扇区的擦除时间是否超时，并记录所有超时的扇区；搜寻超时的扇区中擦除最慢的存储单元，并分别记录每个超时的扇区中擦除最慢的存储单元的地址；对每个地址分别进行分析，以根据分析结果分别对每个地址对应的存储单元进行修复；上述技术方案通过将标准的第一擦除参考电流提高以将隐藏更深的擦除慢的存储单元暴露出来，同时能够消除对正常的存储单元误搜寻，从而避免因此问题引起需修复的存储单元过多导致芯片无法正常修复的问题。
- 存储器装置及相应的写入方法-201610146131.X
- 龙翔澜 - 旺宏电子股份有限公司
- 2016-03-15 - 2019-12-24 - G11C29/44
- 本发明为一种用于实现动态装置修复的存储装置及相应的写入方法，存储装置包括一存储阵列、一冗余阵列(redundancy array)以及一冗余映像存储器(redundancy mapping store)。存储阵列包括多个存储单元，冗余阵列包括多个冗余单元。存储装置亦包括一电路，用以响应分别的命令以执行一写入操作和一读取操作，采用动态冗余修复方法以冗余阵列中的冗余单元取代存储阵列中暂时缺陷单元。
- 快闪存储器的缺陷检测方法、耐久测试方法和制造方法-201710241890.9
- 徐涛;曹子贵;谢中华;钱亮;陈宏;王卉 - 上海华虹宏力半导体制造有限公司
- 2017-04-14 - 2019-12-10 - G11C29/44
- 本发明提供一种快闪存储器的缺陷检测方法、耐久测试方法和制造方法，所述缺陷检测方法和耐久测试方法，通过选择快闪存储器芯片的奇数扇区或者偶数扇区来进行擦除，可以使快闪存储器芯片中的浅沟槽隔离结构中的多晶硅残留与相邻的至少一条字线短接或者由于被擦除而带正电荷，并在多晶硅残留带正电荷后施加更大的编程电流以及更长的编程时间来进行编程串扰测试，从而将快闪存储器中具有多晶硅残留的存储单元以编程串扰失效的形式快速、有效地检测出来，从而避免了后续产品在使用过程中所出现的可靠性问题。所述制造方法能够根据所述缺陷检测方法或所述耐久测试方法的结果来调整制造工艺参数，避免浅沟槽隔离结构中出现空洞缺陷，提高产品可靠性。
- 专利分类
