“曾最新”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果34个，建议您升级VIP下载更多相关专利

[发明专利]台阶刻蚀方法、系统、电子设备及计算机可读存储介质-CN202010000502.X有效
发明人：胡军;刘云飞;陈琳;曾最新 -专利权人：长江存储科技有限责任公司
申请日： 2020-01-02 - 公布日： 2023-01-06 - 主分类号： H01L21/311 文献下载
摘要：本发明提供一种台阶刻蚀方法、系统、电子设备及计算机可读存储介质，包括：于半导体基板表面刻蚀出若干字线连接区域，于各字线连接区域的上表面形成掩膜层；对掩膜层的上表面、侧面进行刻蚀；实时侦测所述半导体基板第一区域的所述掩膜层的厚度，基于所述掩膜层的厚度获得第一区域的台阶刻蚀宽度；当所述第一区域的台阶刻蚀宽度达到预设值时停止刻蚀，基于所述掩膜层的图形对各字线连接区域的半导体基板进行刻蚀，以形成台阶。本发明的台阶刻蚀方法、系统、电子设备及计算机可读存储介质通过实时侦测台阶刻蚀宽度及时反馈并自动调整均匀度，减少工程师维护的时间，且操作简便，产品良率高，成本低廉。
台阶刻蚀方法系统电子设备计算机可读存储介质

[实用新型]一种晶圆校准器以及晶圆生产设备-CN202122994797.X有效
发明人：胡军;张光轩;赵祥辉;曾最新 -专利权人：长江存储科技有限责任公司
申请日： 2021-11-30 - 公布日： 2022-10-14 - 主分类号： H01L21/67 文献下载
摘要：本申请实施例公开了一种晶圆校准器以及晶圆生产设备，晶圆校准器包括壳体、承载台、表面检测仪以及光电传感器，承载台设置于壳体内，承载台用于承载晶圆，表面检测仪设置于壳体内壁，表面检测仪用于检测承载台上的晶圆的表面粗糙度，光电传感器设置于壳体内，光电传感器用于检测晶圆在承载台上的位置。当晶圆在承载台上旋转时，光电传感器检测晶圆在承载台上的位置，表面检测仪检测晶圆表面粗糙度，在不影响晶圆生产的周期下，将表面异常的晶圆取出，以避免表面异常的晶圆进入制程腔后，晶圆的异常表面发生放电现象损坏制程腔。
一种校准以及生产设备

[发明专利]一种三维存储器的制备方法-CN202010023760.X有效
发明人：卢刚;曾最新;陈韦斌;豆海清;单静静;郑亮 -专利权人：长江存储科技有限责任公司
申请日： 2020-01-09 - 公布日： 2022-10-04 - 主分类号： H01L27/11568 文献下载
摘要：本发明实施例公开了一种三维存储器的制备方法，包括：提供基底结构，所述基底结构包括半导体衬底、形成在所述半导体衬底上的第一叠层结构、以及形成在所述第一叠层结构上的第二叠层结构；其中，所述第一叠层结构中具有第一沟道通孔，所述第一沟道通孔内形成有半导体填充层；所述第二叠层结构中具有第二沟道通孔，所述第二沟道通孔暴露所述第一沟道通孔内的所述半导体填充层；所述半导体衬底的边缘处裸露；在所述半导体衬底的边缘处形成刻蚀阻挡层；刻蚀以去除所述第一沟道通孔内的所述半导体填充层。
一种三维存储器制备方法

[发明专利]半导体结构的制作方法和半导体结构-CN202210858366.7在审
发明人：罗杰;刘立芃;曾最新 -专利权人：长江存储科技有限责任公司
申请日： 2022-07-20 - 公布日： 2022-09-30 - 主分类号： H01L21/311 文献下载
摘要：本申请提供了一种半导体结构的制作方法和半导体结构。该方法包括：提供基底，基底包括依次叠置的衬底、堆叠结构以及介质层，基底还包括多个沟道结构，沟道结构位于堆叠结构中并延伸至介质层中；去除部分介质层，在介质层中形成凹槽，凹槽使得对应的沟道结构的部分露出，凹槽的至少一个侧壁具有台阶结构，台阶结构至少包括一个台阶。该方法将凹槽的至少一个侧壁形成台阶结构，台阶结构至少包括一个台阶，不同台阶流进凹槽的光刻胶的能量不一样，越低的台阶流进凹槽的光刻胶能量越少，因此，使得在凹槽附近产生的波纹减少，从而减轻了失色现象，进而解决了现有技术中对准标记的凹槽附近产生的波纹较多导致旋涂光刻胶时产生失色现象的问题。
半导体结构制作方法

[发明专利]一种3D存储器件的制造方法及3D存储器件-CN202210448143.3在审
发明人：赵祥辉;曾最新;刘云飞 -专利权人：长江存储科技有限责任公司
申请日： 2022-04-26 - 公布日： 2022-09-16 - 主分类号： H01L27/11524 文献下载
摘要：本申请公开了一种3D存储器件的制造方法及3D存储器件。该3D存储器件的制造方法包括：提供第一半导体结构，第一半导体结构包括衬底和叠层结构；在台阶区的表层设置引导层；对台阶区进行填补，使台阶区的表面与存储区平齐，并形成隔离沟槽；通过隔离沟槽对台阶区进行刻蚀，将引导层、牺牲层的边缘以及牺牲层中被引导层覆盖的区域去除；对刻蚀区域填充金属层，形成栅极导体层；设置导电通道，将各栅极导体层引出至叠层结构的表面；其中，引导层的刻蚀速率大于牺牲层的刻蚀速率。通过在牺牲层的台阶面上设置引导层，使得部分牺牲层得以作为支撑进行保留，省去了冗余沟道柱的制作，还可降低导电通道的加工难度。
一种存储器件制造方法

[发明专利]3D存储器件及其制造方法、存储系统、电子设备-CN202210607298.7在审
发明人：豆海清;高毅;曾最新;周文犀;熊峰 -专利权人：长江存储科技有限责任公司
申请日： 2022-05-31 - 公布日： 2022-09-16 - 主分类号： H01L27/11524 文献下载
摘要：本申请公开了一种3D存储器件及其制造方法，3D存储器件包括片存储区，片存储区包括：位于半导体衬底上的叠层结构；贯穿叠层结构的多个栅线隙，部分栅线隙将片存储区划分为多个块存储区，多个栅线隙沿第一方向排布，且相邻栅线隙之间设有贯穿叠层结构的多个沟道柱，片存储区包括沿第一方向排布的中心区和至少一个边缘区，至少一个边缘区中的至少一个栅线隙与其相邻沟道柱之间的最小距离，大于中心区中至少一个栅线隙与其相邻沟道柱之间的最小距离。其中通过增大边缘区中栅线隙与其相邻沟道柱之间的最小距离，以避免受应力以及负载效应的影响导致3D NAND器件可靠性低、良率低的情况。
存储器件及其制造方法存储系统电子设备

[发明专利]高深宽比开口的刻蚀方法及半导体器件-CN201910866100.5有效
发明人：王猛;黄海辉;左明光;曾最新;朱宏斌;霍宗亮;程卫华 -专利权人：长江存储科技有限责任公司
申请日： 2019-09-12 - 公布日： 2022-09-02 - 主分类号： H01L21/311 文献下载
摘要：本发明涉及一种高深宽比开口的刻蚀方法及半导体器件。所述高深宽比开口的刻蚀方法包括以下步骤：利用包括刻蚀气体、氧源气体和惰性载气的馈送气体对电介质层进行干法刻蚀，以形成开口，所述惰性载气占所述馈送气体的流量比例为4％‑21％。
高深开口刻蚀方法半导体器件

[发明专利]三维存储器件及其制造方法-CN202110549631.9有效
发明人：豆海清;刘立芃;陈韦斌;张浩;钟杜;熊峰;曾最新 -专利权人：长江存储科技有限责任公司
申请日： 2021-05-20 - 公布日： 2022-06-14 - 主分类号： H01L27/11519 文献下载
摘要：本申请提供了一种三维存储器件，包括：衬底；堆叠结构，形成于衬底上并包括交替堆叠的栅极层和绝缘层，该堆叠结构具有沿第一方向布置的存储阵列区和台阶区；至少一个栅线隙结构，至少沿第一方向延伸穿过台阶区，将堆叠结构分成多个分隔区域；以及槽结构，沿着第一方向布置，并贯穿位于台阶区的堆叠结构。根据本申请的三维存储器件，可减小由于虚拟沟道结构的图案带来的应力，提高支撑力，减少栅线隙扭曲和鼠啮的情况，改善三维存储器件的良率和可靠性。
三维存储器件及其制造方法

[发明专利]3D存储器件的制造方法-CN202111355322.4在审
发明人：蒋小波;王军峰;卢刚;罗杰;曾最新;刘立芃 -专利权人：长江存储科技有限责任公司
申请日： 2021-11-16 - 公布日： 2022-03-04 - 主分类号： H01L27/11582 文献下载
摘要：本发明公开了一种3D存储器件的制造方法，包括：形成第一阵列结构，所述第一阵列结构包括衬底、位于所述衬底上方的第一叠层结构、在所述第一阵列结构的核心区贯穿所述第一叠层结构的多个第一沟道孔以及在所述第一阵列结构的标记区延伸至所述第一叠层结构中的多个定位栓；在所述标记区刻蚀所述第一叠层结构以暴露所述多个定位栓；以所述标记区的多个定位栓为标记，在所述第一阵列结构上堆叠形成第二阵列结构，所述第二阵列结构包括位于所述第一叠层结构上方的第二叠层结构以及贯穿所述第二叠层结构的多个第二沟道孔。本发明提供的3D存储器件的制造方法，能够实现堆叠的3D存储器件中上下阵列结构的对准，以及上下阵列结构中对应的沟道孔的对准。
存储器件制造方法

[发明专利]三维存储器及其制造方法-CN202111323956.1在审
发明人：豆海清;曾最新;周文犀 -专利权人：长江存储科技有限责任公司
申请日： 2021-11-10 - 公布日： 2022-02-25 - 主分类号： H01L27/11524 文献下载
摘要：本申请提供了一种三维存储器及其制造方法，该三维存储器包括：位于衬底上的堆叠层以及栅极狭缝结构，穿过堆叠层且向第一方向延伸以将堆叠层划分为多个指状区域；其中，栅极狭缝结构包括第一栅极狭缝结构和第二栅极狭缝结构，第一栅极狭缝结构连续延伸，多个第二栅极狭缝结构沿第一方向分段设置在相邻的第一栅极狭缝结构之间，以及相邻的第二栅极狭缝结构的间距大于第一栅极狭缝结构与其相邻的第二栅极狭缝结构的间距。本申请能够增大第二栅极狭缝结构的端部处的工艺窗口，提高器件良率。
三维存储器及其制造方法

[发明专利]存储器的形成方法以及三维存储器-CN202111210890.5在审
发明人：赵祥辉;曾最新;单静静;豆海清;高毅 -专利权人：长江存储科技有限责任公司
申请日： 2021-10-18 - 公布日： 2022-01-18 - 主分类号： H01L27/11526 文献下载
摘要：本申请提供了一种存储器的形成方法以及三维存储器，该存储器的形成方法包括：提供基底，基底包括衬底和层叠结构，层叠结构位于衬底的裸露表面上，层叠结构包括交替设置的牺牲层和绝缘介质层；在层叠结构的裸露表面上形成图形化掩膜层，图形化掩膜层包括狭缝区和至少位于狭缝区一侧的边缘区，狭缝区包括贯穿至层叠结构表面的多个沟道，边缘区包括第一凹槽和/或孔洞；以图形化掩膜层为掩膜，刻蚀层叠结构，形成多个栅极线狭缝；去除图形化掩膜层。该存储器的形成方法较好地缓解了边缘处的栅极线狭缝的刻蚀停止以及倾斜等问题，保证了plane边缘处的栅极线狭缝的刻蚀效果较好，进而保证了器件的整体性能较好。
存储器形成方法以及三维

[发明专利]半导体结构的制作方法以及半导体结构-CN202111212315.9在审
发明人： 曾最新;赵祥辉 -专利权人：长江存储科技有限责任公司
申请日： 2021-10-18 - 公布日： 2022-01-14 - 主分类号： H01L27/11582 文献下载
摘要：本申请提供了一种半导体结构的制作方法以及半导体结构，该半导体结构的制作方法包括：提供基底，基底包括依次层叠的衬底和堆叠结构，堆叠结构包括交替设置的牺牲层和绝缘介质层；在堆叠结构的裸露表面上形成图形化掩膜层，图形化掩膜层包括通孔区和包围通孔区的边缘区，通孔区包括贯穿至堆叠结构表面的多个通孔，边缘区包括至少一个沟槽；以图形化掩膜层为掩膜，刻蚀堆叠结构，形成多个沟道孔；去除图形化掩膜层。本申请的该方法保证了得到的外排沟道孔的关键尺寸可以满足相应工艺要求，这样无需将外排沟道孔设计为Y方向大于X方向或者X方向大于Y方向的椭圆孔就能缓解负载效应，简化了现有的设计，同时保证了器件整体结构的稳定性较好。
半导体结构制作方法以及

[实用新型]静电卡盘及采用所述静电卡盘的半导体设备-CN202022301748.9有效
发明人：钟杜;单静静;豆海清;曾最新 -专利权人：长江存储科技有限责任公司
申请日： 2020-10-15 - 公布日： 2021-08-31 - 主分类号： H01L21/683 文献下载
摘要：本实用新型提供一种静电卡盘及采用所述静电卡盘的半导体设备，所述静电卡盘包括：卡盘本体，具有至少两个控温区，每一所述控温区能够独立控制温度；至少两个主出气孔组，设置在不同的所述控温区。本实用新型的优点在于，至少两个主出气孔组设置在不同的所述控温区，从而缩短控温区补充气体的路程，使得气体能够及时补充，晶圆与静电卡盘之间的压力更稳定，且能够减小不同控温区之间气体的流动，进而减小不同控温区之间温度影响，提高温度控制的精确度。
静电卡盘采用半导体设备

[发明专利]图形化掩膜的制作方法及三维NAND存储器的制作方法-CN202010746366.9有效
发明人：单静静;钟杜;陈韦斌;曾最新 -专利权人：长江存储科技有限责任公司
申请日： 2020-07-29 - 公布日： 2021-08-27 - 主分类号： H01L27/11524 文献下载
摘要：本发明提供了一种图形化掩膜的制作方法及三维NAND存储器的制作方法。该制作方法包括以下步骤：S1，在基体上顺序形成层叠的第一掩膜层和第二掩膜层；S2，对第二掩膜层进行刻蚀，以形成贯穿至第一掩膜层的第一凹槽，第一凹槽具有沿远离第一掩膜层的方向上顺序连通的第二槽段和第一槽段，第二槽段贯穿至第一掩膜层，且第二槽段的任意横截面大于第一槽段的任意横截面；S3，以具有第一凹槽的第二掩膜层为掩膜对第一掩膜层进行刻蚀，以形成具有贯穿至基体的第二凹槽；S4，去除第二掩膜层，以得到图形化掩膜。上述制作方法减少了杂质在形成图形化掩膜的过程中的堆积，有效地避免了图形化掩膜中内壁的弯曲，保证了高深宽比的栅极隔槽的刻蚀。
图形化掩膜制作方法三维 nand 存储器

[发明专利]在半导体器件中形成孔结构的方法-CN201980000210.1有效
发明人：杨罡;赵祥辉;郑标;曾最新;任连娟;戴健 -专利权人：长江存储科技有限责任公司
申请日： 2019-01-25 - 公布日： 2021-04-27 - 主分类号： H01L21/768 文献下载
摘要：本公开的实施例提供了一种用于在半导体器件中形成孔结构的方法。该方法包括在堆叠结构上方形成第一蚀刻掩模，以及去除堆叠结构中的由第一蚀刻掩模暴露的部分。第一蚀刻掩模可以具有第一掩模开口，第一掩模开口具有第一横向尺寸。该方法还可以包括由第一蚀刻掩模形成第二蚀刻掩模。第二蚀刻掩模可以具有第二掩模开口，第二掩模开口具有大于第一横向尺寸的第二横向尺寸。该方法还可以包括去除堆叠结构中的由第二蚀刻掩模暴露的另一部分以形成孔结构，该孔结构具有第一孔部分和连接到第一孔部分并在第一孔部分上方的第二孔部分。
半导体器件形成结构方法

1
2
3
下一页»
尾页
共 34 条