“台湾积体电路制造股份有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果14464个，建议您升级VIP下载更多相关专利

[发明专利]用于生成集成电路的方法和系统以及计算机可读介质-CN201910922914.6有效
发明人：童超;邓庆文 -专利权人： 台湾积体电路制造股份有限公司
申请日： 2019-09-27 - 公布日： 2023-08-08 - 主分类号： G06F30/392 文献下载
摘要：系统和方法包括：接收功能集成电路设计以及基于接收的功能集成电路设计和一个或多个集成电路布局规划生成多个放置和路由(PnR)布局。应用的一个或多个模糊逻辑规则以分析与每个生成的PnR布局相关联的属性，并且可以生成具有符合一个或多个模糊逻辑规则的面积利用率的多个PnR布局中的PnR布局。本发明的实施例还涉及一种用于生成集成电路的方法和系统以及计算机可读介质。
用于生成集成电路方法系统以及计算机可读介质

[发明专利]用于优化集成电路设计的系统和方法-CN202110227800.7有效
发明人：古鲁·普拉萨德;少骏·库玛 -专利权人： 台湾积体电路制造股份有限公司
申请日： 2021-03-01 - 公布日： 2023-08-08 - 主分类号： G06F30/32 文献下载
摘要：本发明的实施例提供了一种优化集成电路设计的系统和方法，包括具有多个输入和输出存储元件(诸如触发器、锁存器等)的标准单元，这些元件之间具有互连的某种组合逻辑。在实施例中，输入触发器上的从锁存器被组合逻辑的下游节点处的较少数量的锁存器替换，从而改进了性能、面积和功率，同时保持了标准单元的接口引脚处的功能。还描述了根据设计的行为描述，诸如RTL，推断这种标准单元的过程，或者将等效子电路从网表重新映射到该标准单元的过程。本发明的实施例还提供了一种用单元库进行编码的计算机可读介质。
用于优化集成电路设计系统方法

[发明专利]存储器阵列及其制造方法-CN202110279851.4有效
发明人：杨柏峰;杨世海;吴昭谊;王圣祯;林佑明 -专利权人： 台湾积体电路制造股份有限公司
申请日： 2021-03-16 - 公布日： 2023-08-08 - 主分类号： H10B51/30 文献下载
摘要：公开了包括伪导电线的3D存储器阵列及其形成方法。在实施例中，一种存储器阵列包括在半导体衬底上方的铁电(FE)材料，该FE材料包括与字线接触的竖直侧壁；在FE材料上的氧化物半导体(OS)层，该OS层接触源极线和位线，该FE材料在OS层与字线之间；晶体管，包括FE材料的一部分、字线的一部分、OS层的一部分、源极线的一部分以及位线的一部分；以及晶体管与半导体衬底之间的第一伪字线，该FE材料还包括与第一伪字线接触的第一锥形侧壁。本发明的实施例还涉及存储器阵列及其制造方法。
存储器阵列及其制造方法

[发明专利]触发器标准单元、存储器器件及其操作方法-CN201910750264.1有效
发明人：尼克·萨姆拉;斯帝芬·鲁苏;郭大鹏 -专利权人： 台湾积体电路制造股份有限公司
申请日： 2019-08-14 - 公布日： 2023-08-08 - 主分类号： G06F30/30 文献下载
摘要：触发器标准单元包括：数据输入端子，配置为接收数据信号；时钟输入端子，配置为接收时钟信号；数据输出端子；和锁存器。位写入电路配置为接收位写入信号。响应于位写入信号和时钟信号，接收的数据信号被锁存并且在输出端子处提供。保持电路配置为接收保持信号，并且响应于保持信号和时钟信号，接收的数据信号未被锁存和在数据输出端子处提供。本发明的实施例还涉及存储器器件及其操作方法。
触发器标准单元存储器器件及其操作方法

[发明专利]时钟电路、时钟占空比调整和校准电路及其操作方法-CN201910768483.2有效
发明人：黄天建 -专利权人： 台湾积体电路制造股份有限公司
申请日： 2019-08-20 - 公布日： 2023-08-08 - 主分类号： H03K3/017 文献下载
摘要：时钟电路包括电平转换器组、调整电路和校准电路。电平转换器组配置为输出具有第一占空比的第一组相位时钟信号，并且耦合到调整电路。调整电路配置为响应于第一组相位时钟信号的第一相位时钟信号和第二相位时钟信号而生成第一时钟输出信号，并且响应于控制信号组调整第一时钟输出信号和第一时钟输出信号的第二占空比。校准电路耦合到调整电路，并且配置为基于输入占空比执行第一时钟输出信号的第二占空比的占空比校准，并且响应于占空比校准生成控制信号组。本发明的实施例还涉及时钟占空比调整和校准电路及其操作方法。
时钟电路调整校准及其操作方法

[发明专利]鳍式场效应晶体管及其制造方法-CN201610707220.7有效
发明人：廖晋毅;张世杰;黄俊儒;李健玮;吴启明 -专利权人： 台湾积体电路制造股份有限公司
申请日： 2016-08-23 - 公布日： 2023-08-08 - 主分类号： H01L29/78 文献下载
摘要：本发明实施例提供了一种包括衬底、多个隔离件、栅极堆叠件和应变材料部分的FinFET。衬底包括位于其上的至少两个鳍。隔离件设置在衬底上，位于鳍之间的每个隔离件包括凹槽轮廓。栅极堆叠件设置在鳍的部分上方和隔离件上方。应变材料部分覆盖由栅极堆叠件暴露的鳍。此外，提供了一种用于制造FinFET的方法。本发明实施例涉及鳍式场效应晶体管及其制造方法。
场效应晶体管及其制造方法

[发明专利]智能环境及安全监控方法及监控系统-CN202310509537.X在审
发明人：黄俊荣;徐光宏;徐永璘 -专利权人： 台湾积体电路制造股份有限公司
申请日： 2018-01-29 - 公布日： 2023-08-04 - 主分类号： G05B19/418 文献下载
摘要：本揭示揭露一种监控制造设施的环境及安全的监控方法及监控系统。在一实施方式中，监控方法包含：将自动化物料搬运系统(AMHS)载具由第一位置运输至第二位置，以及使用位于AMHS载具上的至少一感测器侦测至少一参数，以判断第一位置及第二位置间的至少一环境或安全条件。
智能环境安全监控方法系统

[发明专利]具有掺杂栅极电介质层的半导体器件及其形成方法-CN202310292622.5在审
发明人：庄曜滕;林揆伦;赖德洋;李达元;张文;徐志安 -专利权人： 台湾积体电路制造股份有限公司
申请日： 2023-03-23 - 公布日： 2023-08-04 - 主分类号： H01L27/092 文献下载
摘要：本申请公开了具有掺杂栅极电介质层的半导体器件及其形成方法。在实施例中，提供了包括第一掺杂栅极电介质层和第二掺杂栅极电介质层的半导体器件，其中第一掺杂栅极电介质层和第二掺杂栅极电介质层包括掺杂有偶极掺杂剂的高k材料。第一掺杂栅极电介质层中的偶极掺杂剂的浓度大于第二掺杂栅极电介质层的偶极掺杂剂的第二浓度，第一掺杂栅极电介质层中的偶极掺杂剂的浓度峰值比第二掺杂栅极电介质层中的偶极掺杂剂的浓度峰值深。第一栅极电极在第一掺杂栅极电介质层之上，与第一栅极电极相同宽度的第二栅极电极在第二掺杂栅极电介质层之上。
具有掺杂栅极电介质半导体器件及其形成方法

[发明专利]半导体装置及其制造方法-CN202310300337.3在审
发明人：李宗霖;林大文;叶致锴 -专利权人： 台湾积体电路制造股份有限公司
申请日： 2023-03-24 - 公布日： 2023-08-04 - 主分类号： H01L21/336 文献下载
摘要：本公开涉及半导体装置及其制造方法。在半导体装置的制造方法中，形成鳍结构，鳍结构具有交替堆叠于基底上方的第一半导体层及第二半导体层；在鳍结构上方形成牺牲栅极结构；蚀刻鳍结构未被牺牲栅极结构覆盖的源极/漏极区，进而形成源极/漏极空间；在源极/漏极空间的底部处形成隔离区；在源极/漏极空间中的隔离区上方形成源极/漏极外延层，以及在源极/漏极外延层与基底之间的隔离区中产生空隙区，使得源极/漏极区和基底之间产生电性隔离。
半导体装置及其制造方法

[发明专利]元件结构-CN202310327670.3在审
发明人：萧远洋;沈香谷;涂文琼;萧琮介;黄镇球;陈殿豪 -专利权人： 台湾积体电路制造股份有限公司
申请日： 2023-03-30 - 公布日： 2023-08-04 - 主分类号： H01L23/64 文献下载
摘要：本公开一种元件结构。元件结构包含金属‑绝缘体‑金属(Metal‑insulator‑metal；MIM)堆叠。MIM堆叠包含至少一下导体板层、一设置于下导体板层之上的第一绝缘层、一设置于第一绝缘层之上的第一导体板层、一设置于第一导体板层之上的第二绝缘层，以及一设置在第二绝缘层之上的第二导体板层。该元件结构进一步包含一接地导孔和一第一导孔，接地导孔延伸穿过并电性耦接至第一导体板层中的第一接地板，而第一导孔延伸穿过并电性耦接至第二导体板层中的高电压板。第一接地板与高电压板垂直交叠，且第二绝缘层不同于第一绝缘层。
元件结构

[发明专利]形成光学模块的方法-CN202310102377.7在审
发明人：彭荣辉;郑钧文;吴宜谦 -专利权人： 台湾积体电路制造股份有限公司
申请日： 2023-02-13 - 公布日： 2023-08-04 - 主分类号： G03F7/20 文献下载
摘要：本公开涉及形成光学模块的方法。提供了光学模块及其形成方法。在一个实施例中，示例性方法包括：在第一晶圆之上形成多个第一光学元件，在第二晶圆之上形成多个第二光学元件，在第三晶圆之上形成多个第三光学元件，将第一晶圆与第二晶圆对准，使得在第一晶圆与第二晶圆的对准后，每个第一光学元件与对应的第二光学元件竖直交叠。该方法还包括将第一晶圆与第二晶圆键合以形成第一键合结构，将第二晶圆与第三晶圆对准，使得在将第一键合结构的第二晶圆键合至第三晶圆时，在第二晶圆与第三晶圆的对准后，每个第二光学元件与对应的第三光学元件竖直交叠。
形成光学模块方法

[发明专利]背侧照明图像设备的结构和方法-CN202310316871.3在审
发明人：杨皓麟;王俊智;王子睿;王铨中;杨敦年 -专利权人： 台湾积体电路制造股份有限公司
申请日： 2023-03-29 - 公布日： 2023-08-04 - 主分类号： H01L27/146 文献下载
摘要：本公开涉及背侧照明图像设备的结构和方法。一种图像传感器结构包括：第一衬底，具有前侧和背侧；光电检测器，设置在第一衬底的前侧上并且沿着第一方向横跨尺寸Dp；栅极电极，形成在第一衬底的前侧上并且部分地与光电检测器交叠；掺杂区域，作为浮动扩散区域，形成在第一衬底的前侧上并且被设置为靠近光电检测器；和互连结构，设置在第一衬底的前侧上并上覆于栅极电极。互连结构包括第一金属层和位于第一金属层之上的第二金属层，第二金属层还包括第一金属特征和第二金属特征，第一金属特征和第二金属特征沿着第一方向间隔开距离Ds，第一金属特征连接到掺杂区域，并且第一比Ds/Dp大于0.3。
照明图像设备结构方法

[发明专利]集成电路及其制造方法-CN202110474972.4有效
发明人：王柏钧;庄惠中;陈志良;高章瑞;林姿颖 -专利权人： 台湾积体电路制造股份有限公司
申请日： 2021-04-29 - 公布日： 2023-08-04 - 主分类号： G11C7/10 文献下载
摘要：本文公开的一种集成电路包括第一多个单元行、第二多个单元行、第一时钟反相器和第二时钟反相器以及多个触发器。第二多个单元行布置为邻接第一多个单元行。第一多个单元行中的鳍的第一数量与第二多个单元行中的鳍的第二数量不同。第一时钟反相器和第二时钟反相器布置在第二多个单元行中。多个触发器布置在第一多个单元行和第二多个单元行中。多个触发器包括被配置为响应于第一时钟和第二时钟信号而运行的第一多个触发器。本发明的实施例还涉及制造集成电路的方法。
集成电路及其制造方法

[发明专利]半导体结构及其形成方法-CN202110003654.X有效
发明人：黄麟淯;游力蓁;张家豪;庄正吉;程冠伦;王志豪 -专利权人： 台湾积体电路制造股份有限公司
申请日： 2021-01-04 - 公布日： 2023-08-04 - 主分类号： H01L29/78 文献下载
摘要：提供了结构和方法，包括：在前侧上形成的诸如全环绕栅极晶体管等的器件，以及从结构的前侧到器件的一个端子且从结构的背侧到器件的一个端子的接触件。背侧接触件可以包括从背侧选择性地蚀刻延伸以暴露第一源极/漏极结构的第一沟槽和延伸到第二源极/漏极结构的第二沟槽。导电层在沟槽中沉积和图案化以形成到第一源极/漏极结构的导电通孔。本申请的实施例提供了半导体结构及其形成方法。
半导体结构及其形成方法

[发明专利]在FINFET装置中用于阈值电压控制的方法、设备及系统-CN201810579685.8有效
发明人：东乡光洋;蓝·阿斯拉;张兴;P·巴拉苏布拉马尼亚姆 -专利权人： 台湾积体电路制造股份有限公司
申请日： 2018-06-07 - 公布日： 2023-08-04 - 主分类号： H01L21/8234 文献下载
摘要：本发明涉及在FINFET装置中用于阈值电压控制的方法、设备及系统，所揭示的是就多个晶体管装置用于控制阈值电压值的至少一种方法、设备及系统。判定第一晶体管栅极的第一阈值电压，该第一晶体管栅极包含具有第一长度的第一栅极通道。判定第二晶体管栅极的第二栅极通道的第二长度。基于该第二长度判定该第二栅极的程序调整，用于提供该第二晶体管栅极的第二阈值电压。该第二阈值电压是在该第一阈值电压的预定范围内。提供与程序调整有关的数据至处理控制器，用于进行该程序调整。
finfet 装置用于阈值电压控制方法设备系统

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top