“黄家恩”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果88个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件及制造存储器器件方法-CN202310613396.6在审
发明人：林孟汉;黄家恩;杨世海 -专利权人：台湾积体电路制造股份有限公司
申请日： 2023-05-29 - 公布日： 2023-10-24 - 主分类号： H10B51/30 文献下载
摘要：本申请的实施例公开了一种半导体器件及制造存储器器件的方法。半导体器件包括字线(WL)结构。该半导体器件包括位于WL结构上方的铁电层。该半导体器件包括位于铁电层上方的沟道层。该半导体器件包括位于沟道层上方的源极线(SL)结构。该半导体器件包括位于沟道层上方的位线(BL)结构。BL结构包括朝向SL结构横向延伸的部分。该半导体器件还包括介电层，介电层横向地插入在SL结构和BL结构之间。
半导体器件制造存储器器件方法

[发明专利]半导体器件及其制造方法-CN202310617857.7在审
发明人：李婕;黄家恩;李俊颖;刘逸青;王奕;曾晓梅;杨耀仁;张琮永 -专利权人：台湾积体电路制造股份有限公司
申请日： 2023-05-29 - 公布日： 2023-10-17 - 主分类号： H10B12/00 文献下载
摘要：一种半导体器件包括衬底、设置在衬底上的第一感测放大器、设置在衬底上并且在x方向上与第一感测晶体管相邻的第一字线驱动器、以及在z方向上设置在第一感测放大电路上方和第一字线驱动器上方的第一存储器阵列。多个第一导电区段在x方向和y方向上交替延伸，并且设置在第一存储器阵列和第一感测放大器之间，并且被配置为将第一感测放大电路电连接到第一存储器阵列的第一位线。多个第二导电区段在x方向和y方向上交替延伸，并且设置在第一存储器阵列和第一字线驱动器之间，并且被配置为将第一字线驱动器电连接到第一存储器阵列的第一字线。本申请的实施还公开了一种制造半导体器件的方法。
半导体器件及其制造方法

[发明专利]半导体结构及其形成方法-CN202310442401.1在审
发明人：林孟汉;黄家恩 -专利权人：台湾积体电路制造股份有限公司
申请日： 2023-04-23 - 公布日： 2023-10-13 - 主分类号： H01L29/78 文献下载
摘要：半导体结构包括隔离层；位于隔离层上方的第一源极/漏极金属电极和第二源极/漏极(S/D)金属电极；横向地设置在第一源极/漏极金属电极和第二源极/漏极金属电极之间的金属栅极；位于金属栅极的底表面和侧壁表面上的铁电层；以及氧化物半导体层。氧化物半导体层包括位于第一源极/漏极金属电极和第二源极/漏极金属电极下方的第一部分；位于铁电层下方并且比第一部分厚的第二部分；分别位于第一源极/漏极金属电极和第二源极/漏极金属电极之上的第三部分；以及分别位于第一源极/漏极金属电极和第二源极/漏极金属电极的侧壁上并且将第三部分连接到第二部分的第四部分。本发明的实施例还提供了形成半导体结构的方法。
半导体结构及其形成方法

[发明专利]生成集成电路布局图的方法、集成电路器件和系统-CN202011276793.1有效
发明人：张盟昇;陈建盈;黄家恩;王奕 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-11-16 - 公布日： 2023-09-12 - 主分类号： G06F30/392 文献下载
摘要：一种生成IC布局图的方法包括：将第一有源区域定位在第二有源区域和第三有源区域之间；使第一有源区域与第一栅极区域至第四栅极区域相交，以限定第一反熔丝位和第二反熔丝位的栅极位置；使第一有源区域和第二有源区域之间的第一导电区域和第二导电区域对准，从而使第一导电区域与第一栅极区域相交，第二导电区域与第四栅极区域相交，以及使第一有源区域和第三有源区域之间的第三导电区域和第四导电区域对准，从而使第三导电区域和第四导电区域与第一栅极区域和第三栅极区域相交，或者使第三导电区域和第四导电区域与第二栅极区域和第四栅极区域相交。本发明的实施例还涉及集成电路器件和系统。
生成集成电路布局方法器件系统

[发明专利]记忆体装置与其制造方法-CN202310111545.9在审
发明人：林孟汉;黄家恩 -专利权人：台湾积体电路制造股份有限公司
申请日： 2023-02-14 - 公布日： 2023-06-09 - 主分类号： H10B51/30 文献下载
摘要：一种记忆体装置与其制造方法，记忆体装置包含拥有第一区域与第二区域的基材。第一区域包含多个第一导电条、第一记忆体层、第二导电条与多个第三导电条。多个第一导电条沿侧向延伸且沿垂直方向彼此间隔，第一记忆体层沿垂直方向延伸，第一半导体层沿垂直方向延伸且耦合至部分的第一记忆体层，第二导电条与第三导电条耦合至第一半导体层的侧壁的末端。第二区域包含多个导电板、第二记忆体层、与第二半导体层。多个导电板沿侧向延伸且沿垂直方向彼此间隔，第二记忆体层沿垂直方向延伸且被导电板包覆，第二半导体层与沿垂直方向延伸且被第二记忆体层所包覆。
记忆体装置与其制造方法

[发明专利]半导体装置、半导体晶粒、和制造半导体晶粒的方法-CN202210351029.9在审
发明人：林孟汉;黄家恩 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-04-02 - 公布日： 2023-03-24 - 主分类号： H10B51/30 文献下载
摘要：一种半导体装置、半导体晶粒、和制造半导体晶粒的方法，半导体装置包含：一源极、和在第一方向与源极分隔开的漏极。通道层设置于在正交于第一方向的第二方向在源极和漏极的径向外表面上。记忆体层设置在通道层的径向外表面上。导孔设置在漏极的轴向端处，并且配置为将漏极电性耦合到全域漏极线。导孔包含导孔基部和导孔侧壁，导孔基部在由第一方向和垂直于第一方向的第二方向所定义的平面中延伸，此导孔基部被构造为接触对应的全域漏极线，导孔侧壁从导孔基部的外周边缘朝向漏极延伸。导孔定义内腔，在此内腔之内设置漏极的轴向端的至少一部分。
半导体装置晶粒制造方法

[发明专利]记忆体装置及其测试方法-CN202211139455.2在审
发明人：林孟汉;黄家恩 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-09-19 - 公布日： 2023-03-14 - 主分类号： G11C29/56 文献下载
摘要：本揭露有关于一种记忆体装置及其测试方法。记忆体装置包含第一记忆体区块。第一记忆体区块包含第一记忆体次阵列及设置相邻于第一记忆体次阵列的第一界面部分。第一记忆体区块还包含通过第一界面部分电性耦合至第一记忆体次阵列的多个第一内连接结构及配置以电性耦合此些第一内连接结构的一对应者至晶体管的多个第二内连接结构。记忆体装置还包含设置相邻于第一记忆体区块的第一测试结构及第二测试结构，且每一者配置以模拟此些第二内连接结构的电性连接。第一测试结构及第二测试结构彼此电性耦合，且每一者与第一记忆体区块电性绝缘。
记忆体装置及其测试方法

[发明专利]记忆体装置、记忆体系统及制造记忆体装置的方法-CN202210362489.1在审
发明人：张盟昇;黄家恩;王奕 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-04-07 - 公布日： 2023-02-03 - 主分类号： H01L27/092 文献下载
摘要：一种记忆体装置、记忆体系统及制造记忆体装置的方法，记忆体装置包括记忆体阵列，记忆体阵列包括多个记忆体单元。记忆体单元中的每一者包括第一编程晶体管、第二编程晶体管、串联耦接到第一编程晶体管的第一读取晶体管以及串联耦接到第二编程晶体管的第二读取晶体管。记忆体装置包括可操作地耦接到记忆体阵列的认证电路。认证电路用以基于记忆体单元的相应逻辑状态生成物理不可复制函数签名。上述逻辑状态是基于对应的第一编程晶体管或第二编程晶体管的先前分解来检测。
记忆体装置系统制造方法

[实用新型]一种存内运算装置-CN202221635178.X有效
发明人：李婕;黄家恩;刘逸青;郑文昌;王奕 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-06-27 - 公布日： 2022-12-30 - 主分类号： G11C16/24 文献下载
摘要：本实用新型提供一种存内运算装置。在一些实施例中，一种集成电路(IC)组件包括有源半导体层、形成于所述有源半导体层内的电路系统、包括形成于所述有源半导体层上方的导电层区、以及形成于所述导电层区中的内存模块。内存组件包括记忆胞的三维阵列，所述记忆胞中的每一者适于存储权重值，并且适于在每一记忆胞处产生指示所存储的权重值与施加至所述记忆胞的输入信号之间的乘积的信号。所述内存模块更适于在所述有源半导体层的方向上同时传输来自所述记忆胞的乘积信号。
一种运算装置

[发明专利]记忆体元件及其形成方法-CN202210992370.2在审
发明人：张盟昇;黄家恩;王奕 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-08-18 - 公布日： 2022-12-27 - 主分类号： H01L27/112 文献下载
摘要：一种记忆体元件及其形成方法，一次性编程记忆体元件包含基板、第一晶体管、第二晶体管、第一字元线、第二字元线，和位元线。第一晶体管位于基板上，第一晶体管包含第一栅极结构，以及第一源/漏极区和第二源/漏极区，位于第一栅极结构的相对两侧。第二晶体管位于基板上，其中第二晶体管操作于反转模式，第二晶体管包含第二栅极结构，具有比第一栅极结构更多的功函数金属层，以及第三源/漏极区和第四源/漏极区，位于第二栅极结构的相对两侧。第一字元线位于第一晶体管的第一栅极结构上方并与其电性连接。第二字元线位于第二晶体管的第二栅极结构上方并与其电性连接。位元线位于第一晶体管的第一源/漏极区上方并与其电性连接。
记忆体元件及其形成方法

[发明专利]集成电路及制造集成电路的方法-CN202210351745.7在审
发明人：陈建盈;陈彦臻;杨耀仁;张盟昇;黄家恩 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-04-02 - 公布日： 2022-12-23 - 主分类号： H01L27/112 文献下载
摘要：一种集成电路及制造集成电路的方法，集成电路包括在一第一金属层中的一正面水平导线、在一第二金属层中的一正面垂直导线、一正面熔丝元件及一背面导线。该正面水平导线经由一正面端子通孔连接器直接连接至一晶体管的漏极端子导体。该正面垂直导线经由一正面金属至金属通孔连接器直接连接至该正面水平导线。该正面熔丝元件具有导电连接至该正面垂直导线的一第一熔丝端子。该背面导线经由一背面端子通孔连接器直接连接至该晶体管的源极端子导体。
集成电路制造方法

[发明专利]半导体元件、半导体晶片以及制造半导体元件的方法-CN202210072244.5在审
发明人：林孟汉;黄家恩 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-01-21 - 公布日： 2022-12-20 - 主分类号： H01L27/11585 文献下载
摘要：一种半导体元件、半导体晶片以及制造半导体元件的方法，半导体元件包含源极以及在第一方向上与源极分隔开的漏极。通道层在垂直于第一方向的第二方向上径向向外设置于源极和漏极的至少一个径向外表面，通道层在第一方向上延伸。记忆层在第二方向上设置于通道层的径向外表面上，且在第一方向上延伸。接触结构介于通道层以及源极和/或漏极的至少一部分之间，接触结构具有比通道层低的电阻。
半导体元件晶片以及制造方法

[发明专利]半导体元件、晶片及其制造方法-CN202210111877.2在审
发明人：林孟汉;黄家恩 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-01-27 - 公布日： 2022-12-20 - 主分类号： H01L27/11597 文献下载
摘要：一种半导体元件、晶片及其制造方法，半导体元件包含源极及一对漏极，该对漏极在第一方向上设置于源极的任一侧上且与源极间隔开。在第一方向上延伸的通道层在垂直于第一方向的第二方向上设置于该源极及该对漏极的至少一个离轴外表面上。在第一方向上延伸的记忆体层在第二方向上设置于通道层的离轴外表面上。在第一方向上延伸的至少一个栅极层在第二方向上设置于记忆体层的离轴外表面上。栅极延伸结构在第一方向上自漏极中的各者至少部分地朝向源极延伸，且位于近接于通道层及相应漏极中的各者并与之接触。
半导体元件晶片及其制造方法

[发明专利]一次性可编程记忆体阵列、记忆体单元及其制造方法-CN202210230190.0在审
发明人：张盟昇;黄家恩 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-03-10 - 公布日： 2022-12-20 - 主分类号： G11C11/40 文献下载
摘要：提供了一种一次性可编程记忆体阵列、记忆体单元及其制造方法。一次性可编程记忆体单元包括：抗熔丝晶体管，其中抗熔丝晶体管的栅极端连接至具有第一信号的第一字元线，且响应于第一信号，抗熔丝晶体管可在第一状态与第二状态之间选择；及连接在抗熔丝晶体管与位元线之间的选择晶体管，其中选择晶体管的栅极端连接至具有第二信号的第二字元线，且选择晶体管用以响应于第二信号存取抗熔丝晶体管。抗熔丝晶体管的第一端为空位端，且抗熔丝晶体管的第二端连接至选择晶体管。
一次性可编程记忆体阵列单元及其制造方法

[发明专利]记忆体装置及其操作方法与在其中执行读取操作的方法-CN202210319565.0在审
发明人：张盟昇;黄家恩;李谷桓 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-03-29 - 公布日： 2022-12-20 - 主分类号： G11C11/15 文献下载
摘要：提供了一种记忆体装置及其操作方法与在其中执行读取操作的方法。记忆体装置的操作方法包括：第一地址经解码以选择记忆体装置的位元线。第二地址经解码以选择记忆体装置的字元线。将字元线电压施加于被选字元线。将位元线电压施加于被选位元线。将第一偏置电压施加于复数个未被选字元线中的每一者，这些未被选字元线连接至除了一个记忆体单元之外的连接至被选位元线的复数个记忆体单元，该记忆体单元连接至被选位元线及被选字元线两者。
记忆体装置及其操作方法其中执行读取操作方法

1
2
3
4
5
6
下一页»
尾页
共 88 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top