专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果571个,建议您升级VIP下载更多相关专利
  • [发明专利]一种3D NAND中台阶的形成方法-CN201710775215.4有效
  • 赵治国;唐兆云;龚睿;霍宗亮 - 长江存储科技有限责任公司
  • 2017-08-31 - 2018-12-18 - H01L27/1157
  • 本发明实施例提供一种3D NAND中台阶的形成方法,该方法包括:刻蚀堆叠层的顶层复合层,以形成中央区域,所述堆叠层形成在衬底上,所述堆叠层由多个复合层堆叠而成,每个复合层包括氮化硅层及其上的氧化硅层,在所述中央区域上形成阻挡层,所述阻挡层用于保护中央区域不被刻蚀,通过刻蚀,形成从底层复合层至顶层复合层的台阶结构,所述台阶结构中的每一层台阶包括2n层所述复合层,n为正整数,进行n次以下步骤:在每一层台阶的侧壁上形成侧墙,以所述侧墙为掩蔽,刻蚀去除当前待刻蚀台阶的上半部分堆叠层,并去除所述侧墙。该方法中,采用在台阶侧壁形成侧墙的方法,使台阶在一定程度上呈倍数增长,提高了3D NAND中台阶的形成速度,有利于提高生产效率。
  • 一种dnand台阶形成方法
  • [发明专利]半导体器件及其制造方法-CN201410484648.0有效
  • 殷华湘;张永奎;赵治国;陆智勇;朱慧珑 - 中国科学院微电子研究所
  • 2014-09-19 - 2018-09-18 - H01L29/78
  • 一种半导体器件,包括:多个鳍片结构,在衬底上沿第一方向延伸;栅极堆叠结构,在衬底上沿第二方向延伸,跨越多个鳍片结构,其中栅极堆叠结构包括栅极导电层和栅极绝缘层,栅极导电层由掺杂的多晶半导体构成;沟道区,多个鳍片结构中位于栅极堆叠结构下方;源漏区,在多个鳍片结构上、位于栅极堆叠结构沿第一方向两侧。依照本发明的半导体器件及其制造方法,在后栅工艺中对多晶半导体栅极掺杂后与两侧源漏区同步执行退火以驱动掺杂剂均匀分布,能有效提高对于掺杂多晶半导体栅极调节阈值电压的精度,以低成本抑制短沟道效应。
  • 半导体器件及其制造方法
  • [发明专利]三维存储器及其制作方法-CN201710770822.1有效
  • 周成;袁彬;刘庆波;徐宋曼;刘思莹;龚睿;赵治国;唐兆云;夏志良;霍宗亮 - 长江存储科技有限责任公司
  • 2017-08-31 - 2018-07-27 - H01L27/11551
  • 本申请提供一种三维存储器及其制作方法,所述制作方法包括:在外围区域以及存储区域沉积氧化层后,去除核心区域的氧化层;沉积第一子叠层和第二子叠层组成的叠层结构,使核心区域的叠层结构的表面与外围区域的氧化层表面齐平;去除外围区域的叠层结构,仅保留最底层的第一子叠层作为阻挡层;平坦化外围区域和核心区域至外围区域的阻挡层;去除阻挡层;将第一子叠层替换为金属,形成栅极叠层;制作金属线与栅极叠层一一对应电性连接。由于采用叠层结构的倾斜部分代替台阶,避免了台阶工艺制作过程中,因台阶尺寸不易控制,造成的金属线与栅极叠层的连接出现漏电或栅极叠层被击穿的问题。同时无需通过多次光刻形成台阶,从而能够降低制作成本。
  • 三维存储器及其制作方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top