“董颖达”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果43个，建议您升级VIP下载更多相关专利

[发明专利]通过基于选定字线修改沟道放电的持续时间来减少双层存储器设备中的读取干扰-CN201980006612.2有效
发明人：陈宏燕;赵伟;董颖达 -专利权人：桑迪士克科技有限责任公司
申请日： 2019-08-23 - 公布日： 2023-10-10 - 主分类号： G11C16/26 文献下载
摘要：本发明题为“通过基于选定字线修改沟道放电的持续时间来减少双层存储器设备中的读取干扰”。本发明公开了用于减少具有由接口分开的下层和上层的双层堆叠中的存储器单元的读取干扰的技术。在读取操作中，NAND串的沟道在读取选定存储器单元之前放电。放电周期基于选定字线在存储器单元的堆叠或块中的位置来设置。放电周期在选定字线在下层中时比在上层中时长。另外，放电周期在选定字线在下层的顶部处时比在下层的底部处时长。增加放电的其它选项包括根据选定字线的位置在放电周期期间增大字线电压的斜升速率和峰值电平。
通过基于选定修改沟道放电持续时间减少双层存储器设备中的读取干扰

[发明专利]对虚设存储单元编程以减少选择栅极晶体管中的电荷损失-CN201880041135.9有效
发明人： V.戴普;卢景煌;董颖达 -专利权人：桑迪士克科技有限责任公司
申请日： 2018-05-21 - 公布日： 2023-09-26 - 主分类号： G11C16/10 文献下载
摘要：本发明提供了一种用于减少选择栅极晶体管中的电荷损失的存储器设备和相关联技术。虚设存储器单元使用热电子注入类型的干扰被弱编程，以减少空穴朝向公共电荷俘获层中的相邻选择栅极晶体管的移动。所述弱编程可以发生在编程循环中，例如在预充电阶段和编程阶段之间的转换中，或者发生在紧接在虚设存储器单元和数据存储器单元的擦除之后的擦除循环中。所述弱编程不涉及时间惩罚，因为它与其他操作同时进行。所述干扰可以通过增加所述虚设存储器单元的所述控制栅极电压和/或降低所述选择栅极晶体管的所述控制栅极电压来提供。
虚设存储单元编程减少选择栅极晶体管中的电荷损失

[发明专利]通过修改沟道放电期间字线电压的斜升速率来减少双层存储器设备中的读取干扰-CN201980006545.4有效
发明人：陈宏燕;赵伟;董颖达 -专利权人：桑迪士克科技有限责任公司
申请日： 2019-08-23 - 公布日： 2023-09-12 - 主分类号： G11C16/34 文献下载
摘要：本发明公开了用于减少具有由接口分开的下层和上层的双层堆叠中的存储器单元的读取干扰的技术。在读取操作中，NAND串的沟道在读取选定存储器单元之前放电。放电涉及斜升字线电压和将NAND串的末端接地。为了增加放电，与未选定字线的斜升速率相比，选定字线以及与接口相邻的虚设存储器单元的斜升速率可以更大。在一个选项中，更大的斜升速率也用于选定字线与接口之间的字线。在另一个选项中，更大的斜升速率用于与选定字线处于同一层中的字线。
通过修改沟道放电期间电压升速减少双层存储器设备中的读取干扰

[发明专利]包含部分离散电荷存储元件的三维反向平面NAND存储器装置和其制造方法-CN201980005994.7有效
发明人：周非;董颖达;R.马卡拉 -专利权人：桑迪士克科技有限责任公司
申请日： 2019-02-19 - 公布日： 2023-09-01 - 主分类号： H10B41/20 文献下载
摘要：一种三维存储器装置包含绝缘条带与导电条带的交替堆叠，其位于衬底上方且由线型沟槽彼此横向地间隔开。所述线型沟槽沿着第一水平方向横向地延伸，且沿着第二水平方向间隔开。每一线型沟槽填充结构包含横向起伏的电介质轨道，其沿着所述第二水平方向具有横向起伏的宽度且沿着所述第一水平方向延伸；和一行存储器堆叠结构，其位于所述横向起伏的电介质轨道的颈部区处。每一存储器堆叠结构包含竖直半导体通道、接触所述竖直半导体通道的外侧壁的阻挡电介质，和电荷存储层，所述电荷存储层接触所述阻挡电介质的外侧壁，竖直地连续延伸穿过所述导电条带的每一层级，且具有竖直起伏的横向厚度。
包含部分离散电荷存储元件三维反向平面 nand 存储器装置制造方法

[发明专利]清除残留电子的字线斜降方案-CN201780026785.1有效
发明人： 董颖达;于雪红;庞亮 -专利权人：桑迪士克科技有限责任公司
申请日： 2017-02-27 - 公布日： 2023-08-25 - 主分类号： G11C16/34 文献下载
摘要：本发明公开了用于精确地感测存储器单元而无需等待在感测操作之后在字线上爬升的电压消逝的技术。在一个方面，在感测操作之后以从存储器串沟道清除残留电子的方式释放读取通过电压。控制电路可在不同的战略时间开始从存储器单元控制栅极释放所述读取通过电压，以便提供残留电子离开所述沟道的路径。因为残留电子已从所述沟道中清除，因此在所述字线电压在感测之后确实爬升的情况下没有电子或非常少的电子将被捕捉在所述存储器单元的浅界面陷阱中。因此，所述字线电压在所述感测操作之后仍然可爬升而不会改变所述存储器单元的阈值电压。
清除残留电子字线斜降方案

[发明专利]非易失性存储装置和操作非易失性存储装置的方法-CN201880041134.4有效
发明人：卢景煌;董颖达 -专利权人：桑迪士克科技有限责任公司
申请日： 2018-05-14 - 公布日： 2023-08-25 - 主分类号： G11C11/56 文献下载
摘要：本发明公开了非易失性存储系统以及操作非易失性存储系统的方法。阻止、减小与选择栅极相邻的虚设存储器单元控制栅极上的爬升电压和/或使其放电。在一些方面中，在感测操作之后，不允许在所述选择栅极旁边的虚设存储器单元上发生所述爬升电压。在一些方面中，在感测操作之后，电压可以在所述虚设存储器单元控制栅极上爬升，但是其被放电。减小和/或阻止所述爬升电压可以减小所述虚设存储器单元与选择栅极晶体管之间的电场。这可以阻止或至少减小所述选择栅极晶体管的阈值电压的变化。还可以通过减小所述虚设存储器单元控制栅极上的所述爬升电压来解决附加问题。
非易失性存储装置操作方法

[发明专利]在第一编程遍次中省略验证测试的用于存储器设备的多遍编程过程-CN201980006627.9有效
发明人： A.巴拉斯卡尔;卢景煌;V.戴普;董颖达 -专利权人：桑迪士克科技有限责任公司
申请日： 2019-08-23 - 公布日： 2023-08-25 - 主分类号： G11C16/08 文献下载
摘要：本发明题为“在第一编程遍次中省略验证测试的用于存储器设备的多遍编程过程”。本发明提供了用于减小多遍编程操作中的相邻字线干扰和电荷损失的技术。在一种实施方式中，多遍编程操作的第一遍次使用一个或多个编程脉冲而不执行相关联的验证测试。存储器单元可以在第一编程遍次中被编程为不同的中间阈值电压(Vth)分布。当施加单个编程脉冲时，可以使用不同的位线电压以获得不同的中间Vth分布。在其他情况下，施加多个编程脉冲而不执行验证测试。可以为分配给较高数据状态而不是较低数据状态的存储器单元提供中间Vth分布，或者为分配给较高数据状态和较低数据状态的存储器单元提供中间Vth分布。
第一编程遍次中省略验证测试用于存储器设备过程

[发明专利]用于减少编程干扰的设备和方法-CN201980006011.1有效
发明人：陈宏燕;董颖达 -专利权人：桑迪士克科技有限责任公司
申请日： 2019-02-09 - 公布日： 2023-08-04 - 主分类号： G11C16/08 文献下载
摘要：本发明提供用于在所选字线处于上层中时减少形成于双层堆叠中的存储器单元的编程干扰的技术。在一种方法中，在编程循环的编程阶段开始时，在其余字线的电压增加到通过电压之前，将邻近于界面的字线的电压增加到通过电压。这种延迟为下层中的残余电子提供朝NAND串的漏极端移动的时间以降低编程干扰的可能性。在另一种方法中，在所述编程阶段期间，将邻近于所述界面的所述字线的所述电压维持在0V或其它关断电压，以阻止残余电子从所述下层通过到达所述上层。
用于减少编程干扰设备方法

[发明专利]均衡存储器单元的不同块的擦除深度-CN201780059144.6有效
发明人：张正宜;庞亮;C.曾;于雪红;董颖达 -专利权人：桑迪士克科技有限责任公司
申请日： 2017-09-09 - 公布日： 2023-06-27 - 主分类号： G11C16/34 文献下载
摘要：本发明公开了存储器设备和相关联技术，它们为存储器单元的不同块提供均匀的擦除深度，所述存储器单元的不同块与电压源的通道栅极的距离不同。在一种方法中，存储器串的源极侧选择栅极晶体管的电压是所述距离的递减函数。在另一种方法中，存储器串的源极端处的擦除电压的量值或持续时间是所述距离的递增函数。相邻的块可以被布置在子集中并且被视为处于共同的距离。在另一种方法中，当块的距离超过阈值时，可以施加附加的擦除脉冲。其他变量诸如初始擦除电压和步长大小也可以作为距离的函数进行调节。
均衡存储器单元不同擦除深度

[发明专利]非易失性存储器和操作非易失性存储器的方法-CN201780026954.1有效
发明人：陈宏燕;董颖达 -专利权人：桑迪士克科技有限责任公司
申请日： 2017-02-21 - 公布日： 2022-12-09 - 主分类号： G11C16/34 文献下载
摘要：本发明提供了一种非易失性存储系统，所述系统包括一个或多个控制电路，所述一个或多个控制电路被配置为对存储单元进行编程并验证所述编程。所述验证所述已编程存储单元包括：施加一个或多个电压以执行与未选定存储单元相关联的沟道区域的升压，允许在施加所述一个或多个电压时对所述沟道区域进行一段时间的所述升压，基于选择用于验证的存储单元的位置，在施加所述一个或多个电压时阻止/中断所述沟道区域的所述升压持续一段持续时间，将比较信号施加到选择用于验证的所述存储单元，并且响应于所述比较信号，针对选择用于验证的所述存储单元执行感测操作。
非易失性存储器操作方法

[发明专利]在信号切换瞬变期间减少存储器装置中的读取干扰-CN201810641858.4有效
发明人：陈宏燕;赵伟;卢景煌;董颖达 -专利权人：桑迪士克科技有限责任公司
申请日： 2018-06-21 - 公布日： 2022-09-27 - 主分类号： G11C11/4094 文献下载
摘要：在感测过程期间用于减少存储器单元的读取干扰的存储器装置和相关联的技术。在未被选择的子区块中的存储器串的漏极端和/或源极端处，在感测过程期间将选择栅极晶体管一次或多次地转变到导电状态。转变可以在感测过程期间多次周期性地发生。当选择栅极晶体管处于导电状态中时，可以移除沟道中的累积的空穴。这有助于提供在感测过程结束时当未被选择的字线电压斜降时沟道电势的较快减少。紧挨于边缘数据存储器单元的干扰诱导的沟道梯度的持续时间减少，使得该单元的读取干扰也减少。
信号切换期间减少存储器装置中的读取干扰

[发明专利]在堆叠体开口中形成存储器单元薄膜-CN201810151699.X有效
发明人： A.巴拉斯卡;L.庞;Y.张;C-H.卢;董颖达 -专利权人：桑迪士克科技有限责任公司
申请日： 2018-02-14 - 公布日： 2022-08-26 - 主分类号： H01L27/1157 文献下载
摘要：在本文中公开了形成非易失性储存器的方法。可以通过两个交替材料的堆叠体将开口蚀刻到半导体基板。可以在开口的垂直侧壁上形成硅氮化物薄膜。可以清洗半导体基板以从半导体基板移除氧化物。在清洗半导体基板时，硅氮化物薄膜保护堆叠体中的材料。在清洗半导体基板之后，硅氮化物薄膜可以转化为氧化物。可以形成与清洗过的半导体基板接触的半导体区域。可以在开口中的氧化物之上形成存储器单元薄膜。可以通过用导电材料替换堆叠体中的材料之一形成控制栅极。氧化物可以用作存储器单元薄膜中的控制栅极和电荷储存区域之间的阻挡层。
堆叠开口形成存储器单元薄膜

[发明专利]用于第一读取对策的动态调谐的设备和方法-CN201780026792.1有效
发明人：庞亮;董颖达;J.袁;C.邝 -专利权人：桑迪士克科技有限责任公司
申请日： 2017-02-21 - 公布日： 2022-07-15 - 主分类号： G11C16/34 文献下载
摘要：本发明提供了用于提高存储单元的读取操作的准确性的技术，其中存储单元的阈值电压(Vth)可根据何时发生所述读取操作而偏移。针对第一读取情况提供对策，其中在通电事件后或自上次读取长时间延迟之后读取存储器。分别根据正温度系数或负温度系数(Tco)设置较低或较高已编程数据状态的读取电压。可以类似地设置错误恢复的读取电压。在另一方面，虚设电压与读取电压之间的等待期为温度的函数。在另一方面，根据负Tco设置未选定块的字线电压。在另一方面，基于每个已编程数据状态的Tco设置导通电压。
用于第一读取对策动态调谐设备方法

[发明专利]具有不同阈值电压的位线钳位晶体管的感测电路-CN201810218217.8有效
发明人：张正宜;H.钱;董颖达 -专利权人：桑迪士克科技有限责任公司
申请日： 2018-03-16 - 公布日： 2022-07-12 - 主分类号： G11C7/12 文献下载
摘要：提供了基于数据模式或诸如不均匀的沟道宽度的物理不均匀性模式来在感测操作期间增强存储器串的沟道中的电流的技术。在一个方面中，感测电路针对典型地将元数据储存在高编程状态中的存储器串进行修改。这些感测电路中的位线钳位晶体管可以配置有相对低的阈值电压，导致相对高的钳位电压，这继而造成在感测期间的更高的串电流。更低的阈值电压可以通过更短的控制栅极长度、更小的氧化物厚度、更低的氧化物介电常数或者更大的源极和/或漏极掺杂浓度中的至少一个来实现。在另一方面中，被期望为通常储存高状态的数据的存储器串以相对更厚的沟道和/或更大的掺杂浓度来制造。
具有不同阈值电压位线钳位晶体管电路

[发明专利]编程过程中与字线相关且与温度相关的通过电压-CN201780025050.7有效
发明人：庞亮;董颖达;J.袁;J.任 -专利权人：桑迪士克科技有限责任公司
申请日： 2017-02-19 - 公布日： 2022-07-05 - 主分类号： G11C16/34 文献下载
摘要：本发明提供了用于避免过编程的技术，该过编程可能发生在连接至在字线块的源极侧处的数据字线的存储器单元上。在所述数据字线和相邻的虚设字线之间的编程电压期间产生所述通道电位的梯度。该梯度生成电子‑空穴对，这可能导致过编程，其中所述过编程在较高温度下更严重。在一个方面，当所述温度相对较高时，并且当所述所选择的字线在一个或多个源极侧字线集中时，将未选择的字线的通过电压设置为相对较低。另一方面，当所述温度相对较高时，并且当所述所选择的字线不在所述一个或多个源极侧字线中时，将所述通过电压设置为相对较高。
编程过程相关温度通过电压

1
2
3
下一页»
尾页
共 43 条