“萧锦涛”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果49个，建议您升级VIP下载更多相关专利

[发明专利]半导体装置-CN202010578084.2在审
发明人： 萧锦涛;邱奕勋 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-06-23 - 公布日： 2020-12-29 - 主分类号： H01L29/06 文献下载
摘要：本文描述了消除对于读取辅助电路的需求的装置和方法。在一个实施例中，半导体装置包括源极区域和漏极区域其形成在高于基板。埋入的绝缘体(BI)层形成在源极区域或漏极区域任一者下方。第一纳米片形成于(i)在水平方向上介于源极区域和漏极区域之间；并且(ii)在垂直方向上高于埋入的绝缘体层。埋入的绝缘体层减少了流过第一纳米片的电流。
半导体装置

[发明专利]导体和包括导体的半导体器件及其制造方法-CN201710965516.3有效
发明人： 萧锦涛;陈志良;赖志明;杨超源;杨惠婷;高克斌;刘如淦;陈顺利 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-10-17 - 公布日： 2020-12-29 - 主分类号： H01L29/78 文献下载
摘要：本发明的实施例提供了一种用于半导体器件的导体及其制造方法，该方法包括：在基底上形成结构；以及从结构中消除第一组的构件的所选择的部分和第二组的构件的所选择的部分。该结构包括：平行于第一方向布置的覆盖的第一导体；以及平行于覆盖的第一导体布置并且与覆盖的第一导体交织的覆盖的第二导体。覆盖的第一导体组织成至少第一组和第二组。第一组的每个构件均具有第一蚀刻灵敏度的第一盖。第二组的每个构件均具有第二蚀刻灵敏度的第二盖。每个覆盖的第二导体均具有第三蚀刻灵敏度。第一蚀刻灵敏度、第二蚀刻灵敏度和第三蚀刻灵敏度不同。
导体包括半导体器件及其制造方法

[发明专利]用于半导体器件的结构和方法-CN202010251060.6在审
发明人：陈志良;赖志明;萧锦涛;刘如淦;沈孟弘;刘俊宏;宋淑惠;杨超源 -专利权人：台湾积体电路制造股份有限公司
申请日： 2014-09-28 - 公布日： 2020-07-14 - 主分类号： H01L21/768 文献下载
摘要：本发明提供了一种半导体器件及其形成方法。该半导体器件包括：衬底，具有源极/漏极区域以及位于源极/漏极区域之间的沟道区域；栅极结构，位于衬底上方并邻近沟道区域；源极/漏极接触件，位于源极/漏极区域上方并且电连接至源极/漏极区域；以及位于所述源极/漏极接触件上方的接触件保护层。栅极结构包括栅极堆叠件和间隔件。源极/漏极接触件的顶面低于间隔件的顶面，间隔件的顶面与接触件保护层的顶面基本共面。接触件保护层防止在栅极堆叠件上方形成栅极通孔时栅极堆叠件与源极/漏极区域之间产生意外短路。因此，栅极通孔可以形成在栅极堆叠件的任意部分上方，甚至从俯视角度看时，形成在与沟道区域重叠的区域中。
用于半导体器件结构方法

[发明专利]集成芯片及其形成方法-CN201710301516.3有效
发明人：陈志良;赖志明;杨超源;余基业;曾健庭;萧锦涛;苏品岱;刘如淦;彭士玮;陈文豪;严永松;陈俊光 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-05-02 - 公布日： 2020-05-22 - 主分类号： H01L27/02 文献下载
摘要：本发明涉及集成芯片，该集成芯片使用金属带以通过将中间制程(MEOL)层耦合至电源轨来提高性能并且减少电迁移。在一些实施例中，集成芯片包括具有多个源极/漏极区域的有源区。有源区接触在第一方向上延伸的MEOL结构。在MEOL结构上方的位置处，第一金属引线在与第一方向垂直的第二方向上延伸。在第一方向上延伸的金属带布置在第一金属引线上方。金属带配置为将第一金属线连接至在第二方向上延伸的电源轨(如，该电源轨可以具有供电电压或接地电压)。通过以金属带的方式将MEOL结构连接至电源轨，可以降低寄生电容和电迁移。本发明还提供了集成芯片的形成方法。
集成芯片及其形成方法

[发明专利]半导体结构及其方法-CN201710351861.8有效
发明人：杨超源;陈志良;赖志明;曾健庭;陈顺利;萧锦涛;彭士玮;陈俊光;刘如淦 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-05-18 - 公布日： 2020-05-22 - 主分类号： H01L27/088 文献下载
摘要：一种形成半导体结构的方法包括以下操作。栅极结构设置于半导体结构的衬底的第一有源区、第二有源区和非有源区上方。第一有源区和第二有源区由非有源区间隔开。触点设置于第一有源区和第二有源区上方。至少一个栅极通孔设置于第一有源区或第二有源区上方。所述至少一个栅极通孔与栅极结构电耦合。至少一个局域互连选择性地设置于非有源区上方，以将位于第一有源区上方的至少一个触点耦合到第二有源区上方的至少一个触点。本发明实施例涉及半导体结构及其方法。
半导体结构及其方法

[发明专利]产生集成电路布局图的方法-CN201911016254.1在审
发明人： 萧锦涛;曾健庭 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-10-24 - 公布日： 2020-05-08 - 主分类号： H01L27/02 文献下载
摘要：一种产生集成电路布局图的方法，包括在第一列中布置具有第一单元高度的第一单元及在邻接第一列的第二列中布置具有高度小于第一单元高度的第二单元高度的第二单元。第一列及第二列沿第一方向延伸及相对于布线网格布置，布线网格包括沿第一方向的第一布线轨迹及沿垂直于第一方向的第二方向的第二布线轨迹。在沿第二布线轨迹延伸的每个第一单元内放置第一单元引脚。在每个第二单元中的选定通孔布局点上方放置第二单元引脚。至少一个第二单元引脚沿相应第二布线轨迹延伸跨过相应第二单元的边界且延伸至邻接相应第二单元的相应第一单元中。
产生集成电路布局方法

[发明专利]集成电路-CN201911016264.5在审
发明人： 萧锦涛;曾健庭;林威呈 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-10-24 - 公布日： 2020-05-08 - 主分类号： H01L23/528 文献下载
摘要：本案提供一种集成电路，此集成电路包括基板及在与基板的顶表面平行的第一方向上延伸的第一导电线，其中第一导电线距离基板的顶表面第一距离。集成电路进一步包括在与基板的顶表面平行的第二方向上延伸的第二导电线，其中此第二导电线距离基板的顶表面第二距离，并且第二距离大于第一距离。集成电路进一步包括在第一方向上延伸的第三导电线，其中第三导电线距离基板的顶表面第三距离，并且第三距离大于第二距离。集成电路进一步包括直接连接至第一导电线及第三导电线的超通孔。
集成电路

[发明专利]用于高功率电迁移的通孔轨解决方案-CN201610903438.X有效
发明人： 萧锦涛;曾健庭;余基业;陈志良;赖志明;陈俊光;刘如淦;杨超源;陈文豪 -专利权人：台湾积体电路制造股份有限公司
申请日： 2016-10-18 - 公布日： 2020-05-01 - 主分类号： H01L29/78 文献下载
摘要：本发明实施例涉及一种具有防止诸如电迁移的可靠性问题的通孔轨的集成电路。在一些实施例中，集成电路具有在半导体衬底上方布置的多个第一导电接触件。在多个第一导电接触件上方布置第一金属互连引线，且在第一金属互连引线上方布置第二金属互连引线。通孔轨布置在第一金属互连引线上方且电连接第一金属互连引线和第二金属互连引线。通孔轨具有在多个导电接触件的两个或多个上方连续延伸的长度。通孔轨的长度在第一金属互连引线和第二金属互连引线之间且沿着通孔轨的长度提供了增加的横截面积，从而减轻集成电路内的电迁移。本发明实施例涉及用于高功率电迁移的通孔轨解决方案。
用于功率迁移通孔轨解决方案

[发明专利]集成电路结构-CN201910925666.0在审
发明人： 萧锦涛;庄正吉;赖志明;曾健庭;林威呈;袁立本 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-09-27 - 公布日： 2020-04-10 - 主分类号： H01L27/02 文献下载
摘要：一种集成电路结构包括：鳍片结构，沿着第一方向覆盖鳍片结构的接触件，以及介在接触件和鳍片结构之间的隔离层。隔离层沿着垂直于第一方向的第二方向与接触件的一部分相邻。
集成电路结构

[发明专利]用于标准单元的中段制程带-CN201710114441.8有效
发明人：沈孟弘;陈志良;杨超源;曾健庭;萧锦涛;林威呈 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-02-28 - 公布日： 2020-03-31 - 主分类号： H01L23/528 文献下载
摘要：本发明实施例公开了一种半导体结构，该半导体结构包含有源区、第一导电线、导电通孔、通过导电通孔与导电线连接的第一导电金属段、设置在有源区的上方的第二导电金属段以及被配置为连接第一导电金属段和第二导电金属段的局部导电段。本发明实施例涉及半导体结构及其制造方法，更具体地涉及用于标准单元的中段制程带。
用于标准单元中段制程带

[发明专利]集成背侧电源网格的半导体装置及其相关的集成电路与制造方法-CN201910462226.6在审
发明人：陈志良;周雷峻;刘逸群;萧锦涛;杨惠婷;林威呈;刘俊宏;曾健庭;杨超源 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-05-30 - 公布日： 2019-12-10 - 主分类号： H01L23/538 文献下载
摘要：本发明实施例涉及一种集成背侧电源网格的半导体装置及其相关的集成电路与制造方法，所述半导体装置包含衬底、介电区、多个导电区、第一导电轨及导电结构。所述介电区位于所述衬底上。所述多个导电区位于所述介电区上。所述第一导电轨位于所述介电区内，且电连接到所述多个导电区的第一导电区。所述导电结构经布置以穿透所述衬底且形成于所述第一导电轨下方。所述导电结构电连接到所述第一导电轨。
导电轨导电区导电结构介电区衬底半导体装置电连接电源网格介电集成电路穿透制造

[发明专利]集成芯片及其形成方法-CN201610816528.5有效
发明人：彭士玮;赖志明;陈俊光;陈志良;杨超源;曾健庭;萧锦涛;刘如淦;严永松 -专利权人：台湾积体电路制造股份有限公司
申请日： 2016-09-12 - 公布日： 2019-07-19 - 主分类号： H01L23/528 文献下载
摘要：本发明涉及具有双电源轨结构的集成芯片。在一些实施例中，集成芯片具有第一金属互连层，该第一金属互连层具有在第一方向上延伸的下金属布线。第二金属互连层具有通过第一通孔层耦合至下金属布线并且在下金属布线上方在垂直于第一方向的第二方向上延伸的多个连接销。第三金属互连层具有在下金属布线和连接销上方在第一方向上延伸的上金属布线。上金属布线通过布置在第一通孔层上方的第二通孔层的方式耦合至连接销。将连接销连接至下金属布线和上金属布线减小了连接至连接销的电流密度，从而减小电迁移和/或IR问题。本发明的实施例还涉及集成芯片及其形成方法。
集成芯片及其形成方法

[发明专利]具有高迁移率的集成电路元件以及形成集成电路元件的系统-CN201811248613.1在审
发明人： 萧锦涛;方上维;曾健庭;杨超源 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-10-25 - 公布日： 2019-06-04 - 主分类号： H01L27/092 文献下载
摘要：本发明实施例涉及具有高迁移率的集成电路元件以及形成集成电路元件的系统。一种集成电路元件包含：第一鳍片结构，其在第一方向上放置在衬底上；第二鳍片结构，其放置在所述衬底上且在所述第一方向上对准；第三鳍片结构，其放置在所述衬底上且在所述第一方向上对准；第四鳍片结构，其放置在所述衬底上且在所述第一方向上对准；及第一导电线，其在第二方向上对准，其经布置以分别包围所述第一鳍片结构、所述第二鳍片结构、所述第三鳍片结构及所述第四鳍片结构的第一部分、第二部分、第三部分及第四部分。所述第一鳍片结构与所述第二鳍片结构之间的第一距离不同于所述第三鳍片结构与所述第四鳍片结构之间的第二距离。
鳍片结构集成电路元件衬底对准高迁移率导电线包围

[发明专利]计算单元边缘泄露的方法-CN201710749476.9在审
发明人：彭士玮;杨超源;曾健庭;萧锦涛 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-08-28 - 公布日： 2019-01-15 - 主分类号： G06F17/50 文献下载
摘要：一种计算半导体装置中的单元边缘泄露的方法包括：执行装置泄露仿真以获得对于不同单元边缘条件的泄露信息；以及提供与所述半导体装置中的单元边缘相关联的属性。所述方法进一步包括：执行分析来识别所述半导体装置中所存在的单元邻接情形；以及至少部分地基于与所述单元邻接情形相关联的机率以及从所述装置泄露仿真获得的仿真泄露值来计算所述半导体装置的泄露。
泄露半导体装置单元边缘邻接关联计算单元执行装置分析

[发明专利]制造高密度半导体装置的方法-CN201711217841.8在审
发明人：周雷峻;陈志良;赖志明;杨超源;曾晋沅;陈欣志;朱熙宁;曾健庭;萧锦涛;刘如淦;林威呈;林纬良 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-11-28 - 公布日： 2018-06-05 - 主分类号： H01L21/336 文献下载
摘要：一种制造半导体装置的方法包括：在衬底上沉积第一材料；在所述衬底上沉积第二材料，所述第二材料的蚀刻选择性与所述第一材料的蚀刻选择性不同；在所述第一材料及所述第二材料上沉积间隔壁材料；以及使用所述间隔壁材料作为蚀刻掩模来蚀刻所述衬底，以在所述第一材料之下形成鳍以及在所述第二材料之下形成鳍。
第二材料第一材料衬底沉积间隔壁材料蚀刻选择性蚀刻高密度半导体半导体装置蚀刻掩模制造