专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果33个,建议您升级VIP下载更多相关专利
  • [发明专利]半导体结构及其制备方法-CN202210404911.5在审
  • 邵光速;肖德元;邱云松;刘佑铭;蒋懿;苏星松;朱煜寒 - 长鑫存储技术有限公司
  • 2022-04-18 - 2023-10-27 - H01L21/336
  • 本发明涉及一种半导体结构的制备方法,包括:提供基底;于基底中形成若干平行间隔排布的且沿第一方向延伸的第一沟槽,以及相邻第一沟槽之间的初始有源区,初始有源区包括靠近第一沟槽底部的第一初始源漏区、远离第一沟槽底部的第二初始源漏区和位于第一初始源漏区和第二初始源漏区之间的初始沟道区;形成保护介质层,保护介质层覆盖第二初始源漏端的侧壁和初始沟道区的侧壁;减薄第一初始源漏区;于第一初始源漏区相对的两侧沉积导电材料层,以形成位线结构,位线结构沿第一方向延伸。上述半导体结构的制备方法,可以提高位线质量,减小位线结构与源漏区的接触电阻,降低RC延迟。
  • 半导体结构及其制备方法
  • [发明专利]半导体结构及其制作方法、存储器-CN202210289743.X在审
  • 苏星松;白卫平;肖德元 - 长鑫存储技术有限公司
  • 2022-03-23 - 2023-10-10 - H10B12/00
  • 本公开提供一种半导体结构及其制作方法、存储器,涉及半导体技术领域,用于解决半导体结构制作困难的技术问题,该半导体结构包括衬底和位于衬底上方的导电结构;导电结构包括间隔设置的多个在第一方向上延伸的第一导电结构和第二导电结构,多个第一导电结构的长度和多个第二导电结构的长度均呈阶梯变化。多个第一导电结构的长度和多个第二导电结构的长度均呈阶梯变化,第一导电结构和第二导电结构形成字线,字线易于制作且便于引出,便于在字线上形成其他结构,以实现字线与外围电路的电性连接。
  • 半导体结构及其制作方法存储器
  • [发明专利]存储器及其制作方法-CN202210289745.9在审
  • 苏星松;肖德元;白卫平 - 长鑫存储技术有限公司
  • 2022-03-23 - 2023-10-10 - H10B12/00
  • 本公开提供一种存储器及其制作方法,涉及半导体技术领域,用于解决字线不易制作的技术问题,该制作方法包括:在衬底上形成叠层结构,叠层结构包括沿第一方向交替堆叠设置的牺牲层和有源层;去除位于第一区域的部分叠层结构,形成多条间隔设置且沿第二方向延伸的第一沟槽,第一沟槽暴露衬底,以将位于第一区域的有源层分隔成多个间隔设置的有源柱;去除位于第一区域和第二区域的牺牲层;去除位于第二区域的部分有源层,以在第二区域远离第一区域的一端形成呈台阶状的多个连接层;形成栅极材料层包覆连接层和有源柱。栅极材料层用作字线,通过设置连接层,便于制作字线,并将字线引出。
  • 存储器及其制作方法
  • [发明专利]电容器的形成方法、电容器及半导体器件-CN202111007233.0在审
  • 邵光速;郁梦康;苏星松 - 长鑫存储技术有限公司;北京超弦存储器研究院
  • 2021-08-30 - 2023-05-16 - H10B12/00
  • 本申请实施例提供一种电容器的形成方法、电容器及半导体器件,其中,所述方法包括:提供半导体结构,所述半导体结构包括依次堆叠的基底、叠层结构、保护层、第一掩膜层和光刻层;其中,所述光刻层具有多个十字图形,且所述多个十字图形以正方密排的方式排列;基于所述光刻层图形化所述第一掩膜层,直至显露所述保护层;基于图形化后的第一掩膜层,刻蚀形成贯穿所述保护层和所述叠层结构的多个通孔,以显露所述基底;其中,在垂直于所述基底表面的方向,所述通孔的投影图形为十字图形,所述多个通孔以所述正方密排的方式排列;依次形成覆盖所述通孔内壁的第一电极层、介质层和第二电极层,以形成所述电容器。
  • 电容器形成方法半导体器件
  • [发明专利]半导体结构及其制作方法、存储器-CN202210939226.2在审
  • 邵光速;肖德元;邱云松;蒋懿;苏星松 - 长鑫存储技术有限公司
  • 2022-08-05 - 2023-01-24 - H01L21/768
  • 本公开实施例提供一种半导体结构及其制作方法、存储器,所述半导体结构的制作方法包括:在衬底中形成沿第一方向延伸的若干平行的第一沟槽以及填充第一沟槽的第一隔离结构;第一方向平行于衬底表面;在衬底和第一隔离结构中形成沿第二方向延伸的若干平行的第二沟槽,第一沟槽与第二沟槽将衬底切割形成多个有源柱;第二方向与第一方向垂直;第二沟槽的深度小于第一沟槽的深度;在第二沟槽的底部形成在第二方向上与第一隔离结构交替排列的第二隔离结构;第二隔离结构的顶面低于第二沟槽中第一隔离结构处的底面;在第二隔离结构上方形成若干平行的位线结构;位线结构在第一方向上贯穿多个有源柱;在位线结构上方形成若干平行的字线结构。
  • 半导体结构及其制作方法存储器
  • [发明专利]三维半导体结构及其形成方法-CN202210667646.X在审
  • 蒋懿;肖德元;刘佑铭;苏星松;白卫平;邵光速 - 长鑫存储技术有限公司
  • 2022-06-14 - 2022-10-25 - H01L27/108
  • 本公开涉及一种三维半导体结构及其形成方法。所述三维半导体结构包括:衬底;器件结构,位于所述衬底的顶面上,包括沿第一方向间隔排布的存储行,所述存储行包括沿第二方向间隔排布的存储单元、以及位于相邻所述存储单元之间的间隙,所述存储单元包括第一堆叠层和字线结构,所述字线结构包括位于所述第一堆叠层内的第一部分、以及沿所述第一方向延伸出所述第一堆叠层的第二部分,至少存在相邻的两个所述存储行,一个所述存储行中的所述存储单元的所述第二部分延伸至另一个所述存储行中的所述间隙内。本公开能够充分利用所述衬底表面的空间,提高了三维半导体结构的集成度。
  • 三维半导体结构及其形成方法
  • [发明专利]半导体结构及其制造方法-CN202110431359.4在审
  • 肖德元;郁梦康;苏星松;白卫平;平尔萱 - 长鑫存储技术有限公司
  • 2021-04-21 - 2022-10-21 - H01L27/108
  • 本发明实施例提供一种半导体结构及其制造方法,半导体结构包括:基底;半导体位线,半导体位线位于基底上;半导体通道,半导体通道位于半导体位线表面,在沿基底指向半导体位线的方向上,半导体通道包括依次排列的第一掺杂区、沟道区以及第二掺杂区,第一掺杂区与半导体位线相接触,且半导体位线与半导体通道具有相同的半导体元素;字线,字线环绕沟道区设置;介质层,介质层位于半导体位线与字线之间,且还位于字线远离基底的一侧;电容结构,电容结构位于第二掺杂区远离沟道区的一侧,且电容结构与第二掺杂区相接触。本发明实施例有利于在提高半导体结构的集成密度的同时,降低半导体结构工作时的功耗。
  • 半导体结构及其制造方法
  • [发明专利]存储器的制作方法及存储器-CN202110407967.1在审
  • 平尔萱;周震;白卫平;苏星松;郁梦康 - 长鑫存储技术有限公司
  • 2021-04-15 - 2022-10-21 - H01L21/8242
  • 本发明提供一种存储器的制作方法及存储器,涉及存储技术领域,用于解决难以形成深宽比较大的电容结构、存储器的良率较低的技术问题。该存储器的制作方法包括:提供基底,基底包括核心区和外围区,核心区设置有多个电容接触垫;在基底上形成第一极板,第一极板中形成有多个第一孔洞结构,多个第一孔洞结构与多个电容接触垫一一对应;在第一孔洞结构的侧壁上形成介电层,介电层围成有第二孔洞结构;在第二孔洞结构中形成第二极板,第二极板与电容接触垫电连接。通过先形成第一极板,第一极板对介电层和第二极板进行支撑,便于形成具有较大的深宽比的电容结构,提高存储器的良率。
  • 存储器制作方法
  • [发明专利]半导体结构、测试结构、制备方法及测试方法-CN202210563778.8在审
  • 肖德元;邵光速;蒋懿;苏星松;邱云松 - 长鑫存储技术有限公司
  • 2022-05-23 - 2022-10-04 - H01L23/544
  • 本公开涉及一种半导体结构及其制备方法,包括衬底,其包括沿第一方向由第一沟槽间隔排布的多个立柱,各立柱沿第二方向的相对两侧形成有第二沟槽,相邻第二沟槽正下方的衬底内形成有沿第二方向延伸的目标导电结构,第一沟槽内及第二沟槽内依次叠置有第一介质层、导电层及第二介质层;第一沟槽的深度大于所述第二沟槽的深度;所述第一方向与所述第二方向相交,上述半导体结构中,通过设置导电层以形成字线结构,使字线结构连成一个整体,并通过第一介质层与第二介质层进行固定,使字线结构更加稳固,不易受损,且在测电性时仅需要选取任意一个测量点就可以完成所有字线结构的测量任务,极大的方便了测量半导体结构的电性能。
  • 半导体结构测试制备方法
  • [发明专利]半导体结构-CN202210610517.7在审
  • 刘佑铭;肖德元;苏星松 - 长鑫存储技术有限公司
  • 2022-05-31 - 2022-09-06 - H01L29/08
  • 本公开实施例提供一种半导体结构,涉及半导体技术领域,用于解决提高半导体结构存储容量小的技术问题,该半导体结构包括基底、设置在基底上的介质层和多个存储单元层,多个存储单元层沿第一方向间隔设置在介质层内,且任意相邻两个存储单元层在基底上投影重合;每个存储单元层均包括沿第二方向间隔设置的多个存储单元。本公开实施例通过将多个存储单元层沿垂直于基底的方向间隔设置在介质层内,且每个存储单元层内具有多个存储单元,每个存储单元中的源极、沟道和漏极沿平行于基底的方向排布,如此,可以将每个存储单元平行于基底放置,进而,可以增加堆叠的存储单元层的个数,提高半导体结构的存储容量。
  • 半导体结构
  • [发明专利]半导体结构及其形成方法-CN202110204335.5在审
  • 王连红;苏星松 - 长鑫存储技术有限公司
  • 2021-02-23 - 2022-08-30 - H01L27/108
  • 本发明实施例提供一种半导体结构及其形成方法,其中半导体结构的形成方法包括:提供基底,基底内具有沟槽,沟槽具有第一深度;在沟槽侧壁和底面形成第一栅极氧化层,在第一栅极氧化层表面形成第一栅极导电层,第一栅极氧化层和第一栅极导电层具有第二深度,第二深度小于第一深度;在未被第一栅极氧化层覆盖的沟槽表面形成第二栅极氧化层,在垂直于沟槽侧壁的方向上,第二栅极氧化层的等效栅氧厚度大于第一栅极氧化层的等效栅氧厚度;形成第二栅极导电层,第二栅极导电层填充满第二栅极氧化层和第一栅极导电层围成的凹槽。本实施例提供的半导体结构的形成方法,有利于提高半导体结构的性能。
  • 半导体结构及其形成方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top