“沈善一”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果30个，建议您升级VIP下载更多相关专利

[发明专利]三维半导体器件-CN201810951270.9有效
发明人： 沈善一;姜信焕;孙荣晥 -专利权人：三星电子株式会社
申请日： 2018-08-20 - 公布日： 2023-10-10 - 主分类号： H10B41/41 文献下载
摘要：公开了一种三维半导体器件，包括：水平半导体层，包括具有第一导电性的多个阱区和具有第二导电性的分离杂质区；以及多个单元阵列结构，分别设置在水平半导体层的阱区上。分离杂质区位于阱区之间并与阱区接触。每个单元阵列结构包括堆叠结构和多个竖直结构，所述堆叠结构包括相对于水平半导体层的顶表面的竖直方向上的多个堆叠电极，所述多个竖直结构穿透堆叠结构并连接到相应的阱区。
三维半导体器件

[发明专利]三维半导体装置及其制造方法-CN201810311074.5有效
发明人：李昭贤;沈善一;李载德;张在薰;韩智勋 -专利权人：三星电子株式会社
申请日： 2018-04-09 - 公布日： 2023-09-05 - 主分类号： H10B43/35 文献下载
摘要：本发明提供了一种三维半导体装置及其制造方法。三维半导体装置包括：堆叠结构，其包括交替地堆叠在衬底上的绝缘层和电极；衬底与堆叠结构之间的水平半导体图案；竖直半导体图案，其穿过堆叠结构，并且连接至水平半导体图案；以及位于堆叠结构的一侧的共源极插塞。堆叠结构、水平半导体图案和共源极插塞在第一方向上延伸。水平半导体图案包括在第一方向上延伸的第一侧壁。第一侧壁具有朝着共源极插塞突出的突起。
三维半导体装置及其制造方法

[发明专利]用于修复有缺陷的串的方法和非易失性存储器器件-CN201811301816.2有效
发明人： 沈善一 -专利权人：三星电子株式会社
申请日： 2018-11-02 - 公布日： 2023-08-29 - 主分类号： G11C29/44 文献下载
摘要：非易失性存储器器件可以用修复存储器块的替换串选择线替换连接到多个存储器块中的有缺陷的存储器块的有缺陷的串的缺陷串选择线；以及访问修复存储器块的替换串选择线而不是有缺陷的存储器块的缺陷串选择线。非易失性存储器器件以串选择线为单位执行修复操作，并且可以有效地使用修复资源。
用于修复缺陷方法非易失性存储器器件

[发明专利]半导体器件-CN201711293317.9有效
发明人： 沈善一;崔升旭 -专利权人：三星电子株式会社
申请日： 2017-12-08 - 公布日： 2023-02-07 - 主分类号： H10B43/40 文献下载
摘要：一种半导体器件包括在半导体衬底上的多个单元栅电极。单元栅电极的端部包括在平行于半导体衬底的表面的方向上延伸的台阶状的垫区域。垂直结构在半导体衬底上并穿过所述多个单元栅电极。垂直结构分别包括沟道层。上外围晶体管设置在半导体衬底上。上外围晶体管包括在比所述多个单元栅电极的水平更高的水平处的上外围栅电极、穿过上外围栅电极并电连接到垫区域的主体图案、以及在上外围栅电极与主体图案之间的栅极电介质层。
半导体器件

[发明专利]半导体器件和包括半导体器件的数据存储系统-CN202210292286.X在审
发明人：李在晨;沈善一;林周永 -专利权人：三星电子株式会社
申请日： 2022-03-23 - 公布日： 2022-09-30 - 主分类号： H01L27/11568 文献下载
摘要：一种半导体器件包括：包含堆叠结构的结构，该堆叠结构包括第一堆叠结构以及在第一堆叠结构上的第二堆叠结构；存储竖直结构，贯穿该结构；支撑竖直结构，包括贯穿该结构的部分，并包括气隙；以及外围接触插塞，其中第一堆叠结构和第二堆叠结构包括交替堆叠的层间绝缘层和栅极层，存储竖直结构的侧部包括坡度变化部分，外围接触插塞包括设置在比最上面的栅极层的上表面高的高度上的上区域，外围接触插塞的上区域包括第一区域、第二区域、以及第一区域与第二区域之间的连接区域，并且连接区域的坡度不同于第一区域和第二区域中的至少一个的坡度。
半导体器件包括数据存储系统

[发明专利]半导体器件及包括半导体器件的数据存储系统-CN202210123517.4在审
发明人：金钟秀;沈善一;林周永;赵源锡 -专利权人：三星电子株式会社
申请日： 2022-02-09 - 公布日： 2022-08-26 - 主分类号： H01L27/1157 文献下载
摘要：一种半导体器件，包括：图案结构上的存储单元阵列区和阶梯区；堆叠结构，包括在竖直方向上交替地堆叠的绝缘层和具有栅焊盘的栅层；分离结构，穿透所述堆叠结构并且接触所述图案结构；存储竖直结构，穿透所述堆叠结构并且接触所述图案结构；支撑竖直结构，穿透所述堆叠结构并且接触所述图案结构；栅接触插塞，设置在所述栅焊盘上；以及外围接触插塞，与所述栅层间隔开，其中，所述存储竖直结构的上表面在第一高度处，所述外围接触插塞的上表面在第二高度处，所述分离结构的上表面在第三高度处，并且所述栅接触插塞的上表面在第四高度处。
半导体器件包括数据存储系统

[发明专利]集成电路装置及包括集成电路装置的电子系统-CN202210094232.2在审
发明人：金钟秀;林周永;沈善一;赵源锡 -专利权人：三星电子株式会社
申请日： 2022-01-26 - 公布日： 2022-08-02 - 主分类号： H01L27/1157 文献下载
摘要：公开了集成电路装置和电子系统。该集成电路装置包括：基底结构；栅极堆叠件，其位于基底结构上并且包括彼此间隔开的多个栅电极；第一上绝缘层，其位于栅极堆叠件上；多个沟道结构，其穿透栅极堆叠件，多个沟道结构中的每一个包括从栅极堆叠件突出的相应对准键；第二上绝缘层，其与多个沟道结构中的每一个的相应对准键重叠；顶部支承层，其位于第二上绝缘层上；位线，位于顶部支承层上；以及多个位线接触件，其将多个沟道结构中的相应沟道结构电连接到位线。第一上绝缘层的侧壁包括第一台阶部。
集成电路装置包括电子系统

[发明专利]半导体器件和包括半导体器件的电子系统-CN202110881963.7在审
发明人：文齐琡;林周永;金钟秀;沈善一;李海旻;赵源锡 -专利权人：三星电子株式会社
申请日： 2021-08-02 - 公布日： 2022-03-15 - 主分类号： H01L27/11582 文献下载
摘要：本申请提供了一种半导体器件和包括半导体器件的电子系统。所述半导体器件，包括：衬底上的栅电极结构；沟道，延伸穿过栅电极结构；以及蚀刻停止层，在栅电极结构的侧壁上。栅电极结构包括在第一方向上彼此间隔开并且以阶梯形状堆叠的栅电极。沟道包括第一部分和与第一部分接触的第二部分。第二部分的下表面的宽度小于第一部分的上表面的宽度。蚀刻停止层接触栅电极中的至少一个栅电极，并且在水平方向上与沟道的第一部分的上部重叠。接触蚀刻停止层的至少一个栅电极是包括绝缘材料的虚设栅电极。
半导体器件包括电子系统

[发明专利]三维半导体存储器件-CN202110381661.3在审
发明人：林周永;金钟秀;文齐琡;金东佑;沈善一;赵源锡 -专利权人：三星电子株式会社
申请日： 2021-04-09 - 公布日： 2021-12-21 - 主分类号： H01L27/11529 文献下载
摘要：一种三维半导体存储器件包括：衬底，包括单元阵列区域和连接区域；电极结构，包括垂直地堆叠在衬底上的电极，电极分别包括在连接区域上的垫部分，并且电极的垫部分以阶梯结构堆叠；第一垂直结构，穿透单元阵列区域上的电极结构；以及第二垂直结构，穿透连接区域上的电极结构，每个第二垂直结构包括在第一方向上彼此间隔开的第一部分以及将第一部分彼此连接的至少一个第二部分，所述至少一个第二部分分别穿透垫部分的侧壁。
三维半导体存储器件

[发明专利]具有连接至串选择线的选择线钉柱的半导体装置-CN202011478012.7在审
发明人：柳孝俊;金宽容;姜书求;沈善一;赵源锡;韩智勋 -专利权人：三星电子株式会社
申请日： 2020-12-15 - 公布日： 2021-10-08 - 主分类号： H01L27/11563 文献下载
摘要：一种半导体装置包括：存储器堆叠件，其设置在衬底上，并且包括下栅电极；上栅极堆叠件，其包括串选择线；竖直地延伸的存储器栅极接触件，其设置在下栅电极上；以及竖直地延伸的选择线钉柱，其设置在串选择线上。串选择线包括与下栅电极的材料不同的材料，并且选择线钉柱包括与存储器栅极接触件的材料不同的材料。
具有连接选择线钉柱半导体装置

[发明专利]半导体装置及其制造方法-CN201710151188.3有效
发明人： 沈善一;赵源锡;李云京 -专利权人：三星电子株式会社
申请日： 2013-07-11 - 公布日： 2021-07-13 - 主分类号： H01L21/768 文献下载
摘要：本发明提供了一种半导体装置及其制造方法，所述半导体装置包括交替并竖直地堆叠在基板上的多个第一绝缘层和多个第二层。所述多个第二层中的每个第二层包括通过第二绝缘层水平分离的水平电极。接触塞贯穿所述多个第一绝缘层和所述多个第二层中的第二绝缘层。
半导体装置及其制造方法

[发明专利]半导体器件-CN202011283776.0在审
发明人： 沈善一;李洙衡;林泰洙 -专利权人：三星电子株式会社
申请日： 2020-11-17 - 公布日： 2021-05-18 - 主分类号： H01L27/11556 文献下载
摘要：本发明公开了一种半导体器件，该半导体器件包括：栅极层，在垂直于衬底的上表面的第一方向上堆叠在衬底上；以及沟道结构，穿透栅极层并在第一方向上延伸，每个沟道结构包括分别在栅极层的侧表面上并在第一方向上彼此间隔开的第一电介质层、分别在第一电介质层的侧表面上并在第一方向上彼此间隔开的电荷存储层、垂直于衬底延伸以与电荷存储层的侧表面一致的第二电介质层、以及垂直延伸的沟道层，并且每个第一电介质层在第一方向上具有第一最大长度，每个电荷存储层在第一方向上具有大于第一最大长度的第二最大长度。
半导体器件

[发明专利]半导体存储器件和制造该半导体存储器件的方法-CN202010984502.8在审
发明人：丁相勋;洪祥准;沈善一;金坰显;文彰燮 -专利权人：三星电子株式会社
申请日： 2020-09-18 - 公布日： 2021-03-23 - 主分类号： H01L27/11582 文献下载
摘要：本发明构思提供了半导体存储器件及其制造方法。该半导体存储器件包括堆叠结构，该堆叠结构包括依次堆叠在包括单元阵列区域和延伸区域的衬底上的水平电极、以及在水平电极之间的水平绝缘层。该半导体存储器件还可以包括穿透堆叠结构的垂直结构，垂直结构中的第一垂直结构在单元阵列区域上，并且垂直结构中的第二垂直结构在延伸区域上。每个垂直结构包括沟道层以及依次堆叠在沟道层的侧壁上的隧穿绝缘层、电荷存储层和阻挡绝缘层。第一垂直结构的电荷存储层包括电荷存储图案，电荷存储图案在垂直于衬底的顶表面的方向上彼此间隔开且水平绝缘层插置在其间。第二垂直结构的电荷存储层沿着水平电极的侧壁和水平绝缘层的侧壁延伸。
半导体存储器件制造方法

[发明专利]竖直存储器装置及其制造方法-CN202010914790.X在审
发明人：孙荣晥;林周永;沈善一;李洙衡;丁相勋 -专利权人：三星电子株式会社
申请日： 2020-09-03 - 公布日： 2021-03-05 - 主分类号： H01L27/11563 文献下载
摘要：竖直存储器装置包括在衬底上竖直地延伸的沟道。电荷存储结构设置在沟道的侧壁上。栅电极竖直地彼此间隔开，并围绕电荷存储结构。第一绝缘图案包括栅电极之间的气隙。电荷存储结构包括水平地顺序地堆叠的隧道绝缘层、电荷俘获图案和第一阻挡图案。电荷存储结构包括竖直地彼此间隔开的电荷俘获图案。电荷俘获图案中的每一个水平地面对栅电极中的一个。电荷俘获图案中的每一个的面对第一阻挡图案的外侧壁在第一方向上的长度小于其面对隧道绝缘层的内侧壁在第一方向上的长度。
竖直存储器装置及其制造方法

[发明专利]非易失性存储装置、擦除方法及包括该装置的存储系统-CN201611218247.6有效
发明人： 沈善一;张在薰;崔正达;李云京;金基玄 -专利权人：三星电子株式会社
申请日： 2011-11-16 - 公布日： 2021-02-05 - 主分类号： G11C16/06 文献下载
摘要：本发明提供了一种非易失性存储装置、擦除方法及包括该非易失性存储装置的存储系统。所述非易失性存储装置包括衬底和设置在所述衬底上的多个单元串，所述多个单元串中的每个单元串包括在垂直于所述衬底的方向上堆叠的多个单元晶体管，所述擦除方法包括步骤：将接地电压施加到与所述多个单元串的多个接地选择晶体管相连接的接地选择线；将接地电压施加到与所述多个单元串的多个串选择晶体管相连接的多个串选择线；将字线擦除电压施加到与所述多个单元串的多个存储单元相连接的多个字线；将擦除电压施加到所述衬底；响应所述擦除电压的施加来控制所述接地选择线的电压；和响应所述擦除电压的施加来控制所述多个串选择线的电压。
非易失性存储装置擦除方法包括存储系统

1
2
下一页»
尾页
共 30 条