专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果18个,建议您升级VIP下载更多相关专利
  • [发明专利]集成电路及其制造方法-CN201810376754.5有效
  • 张育荣;徐金厂;李宪信;杨稳儒 - 台湾积体电路制造股份有限公司
  • 2018-04-25 - 2022-12-13 - G06F30/392
  • 一种集成电路包括第一组栅极结构和第二组栅极结构。第一组栅极结构中的每个栅极的中心在第一方向上通过第一间距与第一组栅极结构中的相邻栅极的中心分离。第二组栅极结构中的每个栅极的中心在第一方向上通过第一间距与第二组栅极结构中的相邻栅极的中心分离。第一组栅极结构和第二组栅极结构在第二方向上延伸。第一组栅极结构中的栅极在第二方向上与第二组栅极结构中的相应栅极对准。第一组栅极结构中的栅极在第二方向上通过第一距离与第二组栅极结构中的相应栅极分离。本发明还提供了集成电路的制造方法。
  • 集成电路及其制造方法
  • [实用新型]集成电路装置-CN202221408709.1有效
  • 张育荣;蔡念豫;蔡旻原;杨稳儒 - 台湾积体电路制造股份有限公司
  • 2022-06-07 - 2022-09-20 - H01L21/8234
  • 一种集成电路装置包括一层间介电质(ILD)、包埋于该层间介电质中的一第一塔结构以及包括该层间介电质的围绕该第一塔结构延伸的一部分的一第一环形区。该第一塔结构包括在多个金属层中的多个第一导电图案,以及在所述多个金属层之间的沿着该集成电路装置的一厚度方向的多个第一连通柱。所述多个第一导电图案及所述多个第一连通柱彼此耦接以形成该第一塔结构。所述多个第一导电图案由该第一环形区限制,而不延伸超出该第一环形区。该第一塔结构为一虚设塔结构。
  • 集成电路装置
  • [发明专利]半导体器件以及用于半导体器件的标准单元-CN202111142883.6在审
  • 蔡念豫;徐金厂;李宪信;杨稳儒 - 台湾积体电路制造股份有限公司
  • 2016-12-02 - 2021-12-07 - H01L27/02
  • 一种设计半导体器件的方法包括:为多个单元中的每一单元的布局建立边界条件,其中每一单元具有多个特征,且边界条件是基于每一特征相对于对应单元的单元边界的邻近性而建立。所述方法包括基于用于制造所述半导体器件的层的掩模的数目、对所述多个特征的最小间距要求、以及所建立的边界条件来判断每一单元的布局是否是可着色的。所述方法包括通过使所述多个单元中的第一单元贴靠所述多个单元中的第二单元来形成所述半导体器件的所述层的布局。所述方法包括报告所述半导体器件的所述层的布局是可着色的,而不分析所述半导体器件的所述层的所述布局。
  • 半导体器件以及用于标准单元
  • [发明专利]用于设计半导体器件的方法及系统-CN201611095252.2有效
  • 蔡念豫;徐金厂;李宪信;杨稳儒 - 台湾积体电路制造股份有限公司
  • 2016-12-02 - 2021-10-26 - H01L27/02
  • 一种设计半导体器件的方法包括:为多个单元中的每一单元的布局建立边界条件,其中每一单元具有多个特征,且边界条件是基于每一特征相对于对应单元的单元边界的邻近性而建立。所述方法包括基于用于制造所述半导体器件的层的掩模的数目、对所述多个特征的最小间距要求、以及所建立的边界条件来判断每一单元的布局是否是可着色的。所述方法包括通过使所述多个单元中的第一单元贴靠所述多个单元中的第二单元来形成所述半导体器件的所述层的布局。所述方法包括报告所述半导体器件的所述层的布局是可着色的,而不分析所述半导体器件的所述层的所述布局。
  • 用于设计半导体器件方法系统
  • [发明专利]计算机实施的方法-CN201911347441.8在审
  • 拉希德沙里克;徐金厂;吴政机;陈建文;杨稳儒 - 台湾积体电路制造股份有限公司
  • 2019-12-24 - 2021-03-16 - G06F30/367
  • 本发明涉及计算机实施的方法。用于集成电路(IC)布局验证的系统、方法以及器件。采集多个集成电路图案,多个集成电路图案包含能够被制造的第一组图案和不能被制造的第二组图案。使用多个集成电路图案来训练机器学习模型。机器学习模型产生用于验证集成电路布局的预测模型。预测模型接收包含一组测试图案的数据,一组测试图案包括集成电路图案的扫描电子显微镜(SEM)图像。基于扫描电子显微镜图像和多个集成电路图案来确定与集成电路布局相关联的设计违例。为集成电路布局的进一步特征化提供设计违例的概述。
  • 计算机实施方法
  • [发明专利]确定布局设计是否是N‑可染色的方法-CN201310704190.0有效
  • 林宏隆;徐金厂;何建霖;杨稳儒 - 台湾积体电路制造股份有限公司
  • 2013-12-19 - 2018-02-13 - G06F17/50
  • 本发明提供了一种确定用于制造集成电路的部件层的布局设计是否为N‑可染色的方法,包括从布局设计的布局单元中标识出候选单元组。候选单元组中的每个候选单元都是基础布局单元组中的一个基础布局单元或者复合布局单元组中的一个复合布局单元,并且复合布局单元组中的该复合布局单元的布局组成单元已被确定为N‑可染色。确定候选单元组中的第一候选单元是否为N‑可染色。当第一候选单元是N‑可染色并且不是顶层布局单元时,生成第一候选单元的邻接敏感冲突图。本发明提供了一种集成电路设计系统。本发明还提供了一种存储指令集的非瞬态存储介质。
  • 确定布局设计是否染色方法
  • [发明专利]分解集成电路布局的方法-CN201010546498.3有效
  • 陈笔聪;池明辉;谢艮轩;王伟龙;黄文俊;刘如淦;高蔡胜;杨稳儒;张广兴;严永松 - 台湾积体电路制造股份有限公司
  • 2010-11-12 - 2011-08-10 - G06F17/50
  • 本发明涉及一种分解集成电路布局的方法。本发明的各种实施例提供确保集成电路的布局是可分开的。在一方法实施例中,在具有一布局库的一客户场所产生一布局以作为输入,其中布局库提供已确认为可分开的且能够使用的示例性布局,和可避免导致冲突的布局。本发明的实施例亦提供一实时奇循环(real-time odd cycle)检查器,其中在布局产生期间,该检查器在冲突区域和奇循环出现时,实时将它们识别出来。为了减少内存的使用,可以分开各种装置的布局,以针对冲突来检查每一单独的布局或少数布局,而不是整个应用电路的一个大的布局。一旦在客户场所准备好布局,它就被发送到制造场所分解成二光罩并流片完成(taped-out)。本发明亦有揭露其它实施例。
  • 分解集成电路布局方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top