“唐粕人”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果26个，建议您升级VIP下载更多相关专利

[发明专利]半导体结构及其形成方法-CN202210269792.7在审
发明人： 唐粕人 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2022-03-18 - 公布日： 2023-09-22 - 主分类号： H01L29/78 文献下载
摘要：一种半导体结构及其形成方法，其结构包括：衬底；位于部分所述衬底上的若干复合层，所述复合层沿第一方向延伸，各所述复合层包括若干层沿垂直衬底表面方向重叠的沟道层，所述沟道层与所述衬底之间具有第一开口，相邻两层所述沟道层之间具有第二开口，所述第一开口在垂直衬底表面方向上具有第一尺寸，所述第二开口在垂直衬底表面方向上具有第二尺寸，所述第一尺寸小于第二尺寸；横跨所述若干复合层的栅极结构，所述栅极结构包括栅极，所述栅极结构位于若干复合层部分侧壁表面和顶部表面，且所述栅极结构还位于所述第二开口内并包围所述沟道层；位于所述第一开口内的绝缘层，降低底部寄生晶体管的漏电概率，从而提高器件的性能。
半导体结构及其形成方法

[发明专利]半导体器件及其形成方法-CN201810661927.8有效
发明人： 唐粕人 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2018-06-25 - 公布日： 2022-12-16 - 主分类号： H01L29/78 文献下载
摘要：一种半导体器件及其形成方法，方法包括：形成第一类型鳍侧墙和第二类型鳍侧墙，第一类型鳍侧墙分别位于第三鳍部区组在第三鳍部区宽度方向上的两侧侧壁、以及第四鳍部区组在第四鳍部区宽度方向上的两侧侧壁，第二类型鳍侧墙位于在第三鳍部区宽度方向上相邻的第三鳍部区之间且位于第三鳍部区的侧壁，第二类型鳍侧墙还位于在第四鳍部区宽度方向上相邻的第四鳍部区之间且位于第四鳍部区的侧壁，第一类型鳍侧墙的顶部表面高于第二类型鳍侧墙的顶部表面、且高于第三鳍部区和第四鳍部区的顶部表面；之后形成第一掺杂层和第二掺杂层。所述方法提高了半导体器件的性能。
半导体器件及其形成方法

[发明专利]纳米线晶体管及其制备方法-CN201711068065.X有效
发明人： 唐粕人 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2017-11-03 - 公布日： 2022-07-19 - 主分类号： H01L29/06 文献下载
摘要：本发明公开了一种纳米线晶体管及其制备方法，包括：在衬底形成相互堆叠的牺牲层和纳米线；形成伪栅，伪栅位于堆叠的牺牲层和纳米线上方；除去相邻伪栅之间的牺牲层与纳米线，以形成源/漏区域；形成隔离结构，隔离结构位于源/漏区域底部的衬底表面，以隔离源/漏区域和衬底；和在源/漏区域内形成源/漏极，源/漏极位于隔离结构上方，且与相邻的纳米线的侧面接触。隔离结构对源/漏极和衬底进行隔离，避免两者之间发生电流泄露的现象。同时，栅极结构与源/漏极之间存在内部侧墙，解决了源/漏极与栅极结构之间寄生电容过大的问题。
纳米晶体管及其制备方法

[发明专利]全包围栅场效应晶体管及其制造方法-CN201711307799.9有效
发明人： 唐粕人 -专利权人：中芯国际集成电路制造（北京）有限公司;中芯国际集成电路制造（上海）有限公司
申请日： 2017-12-11 - 公布日： 2022-04-08 - 主分类号： H01L21/336 文献下载
摘要：本申请公开了一种全包围栅场效应晶体管及其制造方法。方法包括：在衬底上形成第一鳍片结构，其包括第一叠层结构，第一叠层结构由下向上依次包括牺牲层、支撑层和沟道层；形成横跨第一鳍片结构的伪栅结构，其包括伪栅电介质层及其上的伪栅和伪栅侧面的第一间隔物；去除第一鳍片结构位于伪栅结构两侧的部分以形成第二鳍片结构；对第二鳍片结构中的牺牲层的侧面进行第一刻蚀以形成第一空间；在第一空间中形成第二间隔物；对第二鳍片结构中的沟道层的侧面进行第二刻蚀以形成第二空间；对第二鳍片结构中的沟道层的侧面进行选择性外延以形成源区和漏区；在沿着沟道的方向上，与第二间隔物背离牺牲层的侧面相比，第二刻蚀后的沟道层的侧面更靠近牺牲层。
包围场效应晶体管及其制造方法

[发明专利]纳米线晶体管及其制备方法-CN201711068026.X有效
发明人： 唐粕人 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2017-11-03 - 公布日： 2022-03-25 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种纳米线晶体管及其制备方法，包括：在衬底形成相互堆叠的牺牲层和纳米线；形成伪栅，伪栅位于堆叠的牺牲层和纳米线上方；除去相邻伪栅之间的牺牲层与纳米线，以形成源/漏区域；形成隔离结构，隔离结构位于源/漏区域底部的衬底表面，以隔离源/漏区域和衬底；和在源/漏区域内形成源/漏极，源/漏极位于隔离结构上方，且与相邻的纳米线的侧面接触。隔离结构对源/漏极和衬底进行隔离，避免两者之间发生电流泄露的现象。同时，栅极结构与源/漏极之间存在内部侧墙，解决了源/漏极与栅极结构之间寄生电容过大的问题。
纳米晶体管及其制备方法

[发明专利]半导体器件及其形成方法-CN201810586724.7有效
发明人： 唐粕人 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2018-06-07 - 公布日： 2022-01-11 - 主分类号： H01L21/8234 文献下载
摘要：一种半导体器件及其形成方法，其中方法包括：形成栅极结构、第一侧墙和第二侧墙和第一介质层，栅极结构位于基底上，栅极结构包括位于基底表面的栅介质层，栅极结构的侧壁包括第一侧壁区和位于第一侧壁区上的第二侧壁区，第一侧墙位于第一侧壁区表面且覆盖栅介质层的侧壁，第二侧墙位于第二侧壁区表面且位于第一侧墙的顶部表面，第一侧墙和第二侧墙的材料不同，第一介质层位于所述栅极结构、第一侧墙和第二侧墙周围的基底上；在所述栅极结构、第一侧墙和第二侧墙两侧的第一介质层中分别形成插塞；之后，刻蚀去除第二侧墙，形成位于第一侧墙上的空隙，且所述空隙位于所述栅极结构的第二侧壁区和所述插塞之间。所述方法提高了半导体器件的性能。
半导体器件及其形成方法

[发明专利]半导体器件及其制造方法-CN201711306991.6有效
发明人： 唐粕人 -专利权人：中芯国际集成电路制造（北京）有限公司;中芯国际集成电路制造（上海）有限公司
申请日： 2017-12-11 - 公布日： 2021-12-14 - 主分类号： H01L21/8234 文献下载
摘要：本发明公开了一种半导体器件及其制造方法。该方法包括：提供半导体结构，包括：衬底、在衬底上的栅极结构、在栅极结构两侧面上的初始间隔物层和覆盖栅极结构和初始间隔物层的第一层间电介质层；衬底包括分别在栅极结构两侧的源极和漏极；刻蚀第一层间电介质层以形成源极接触孔和漏极接触孔，露出初始间隔物层的部分；去除初始间隔物层的被露出部分以露出栅极结构的侧面；在栅极结构的被露出侧面上形成间隔物结构层；在接触孔中形成源极接触件和漏极接触件；选择性地去除间隔物结构层的至少一部分以形成空气间隙；以及形成第二层间电介质层，该第二层间电介质层覆盖在空气间隙之上。本发明能够形成空气间隙间隔物结构，减小寄生电容。
半导体器件及其制造方法

[发明专利]隧穿场效应晶体管及其形成方法-CN201710580672.8有效
发明人： 唐粕人 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2017-07-17 - 公布日： 2021-10-15 - 主分类号： H01L29/739 文献下载
摘要：本发明提供一种隧穿场效应晶体管及其形成方法，其中，方法包括：提供衬底；在衬底上形成栅极结构，栅极结构下方衬底中具有沟道区，栅极结构包括相对的第一侧和第二侧；在栅极结构第一侧的衬底中形成第一源漏掺杂层，第一源漏掺杂层中具有第一源漏离子，第一源漏掺杂层与所述沟道区的接触面上具有凸出部；在栅极结构第二侧的衬底中形成第二源漏掺杂层，所述第二源漏掺杂层中具有第二源漏离子，所述第二源漏离子与所述第一源漏离子的导电类型相反。其中，沟道开启之后，所述凸出部能够增加所述第一源漏掺杂层与第二源漏掺杂层之间的电场强度，从而能够增加所形成隧穿场效应晶体管的导通电流。
场效应晶体管及其形成方法

[发明专利]半导体结构及其形成方法-CN201710611944.6有效
发明人： 唐粕人 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2017-07-25 - 公布日： 2021-07-09 - 主分类号： H01L21/336 文献下载
摘要：本发明提供一种半导体结构及其形成方法，其中方法包括：提供衬底；在所述衬底上形成栅极结构；在所述栅极结构两侧形成第一源漏掺杂层；在所述栅极结构两侧的第一源漏掺杂层表面形成第二源漏掺杂层，所述第一源漏掺杂层与栅极结构之间的间距小于所述第二源漏掺杂层与栅极结构之间的间距。其中，由于所述第一源漏掺杂层距离所述栅极结构较近，所述第一源漏掺杂层能够为沟道提供较大的应力，从而能够增加沟道载流子的迁移速率；此外，所述第二源漏掺杂层与栅极结构之间的间距较大，从而能够减小短沟道效应。因此，所述形成方法能够改善半导体结构的性能。
半导体结构及其形成方法

[发明专利]半导体器件及其形成方法-CN201810029723.2有效
发明人：王文博;唐粕人;卜伟海;宁先捷 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2018-01-12 - 公布日： 2021-01-05 - 主分类号： H01L21/8232 文献下载
摘要：一种半导体器件及其形成方法，所述方法包括：提供半导体衬底，所述半导体衬底包括TFET区以及CMOS区；采用第一覆盖层覆盖TFET区，并在第一覆盖层的保护下在CMOS区内形成CMOS轻掺杂漏区，以及进行第一退火工艺处理；去除第一覆盖层，形成TFET栅极侧墙以及CMOS栅极侧墙；在TFET区和CMOS区形成源漏掺杂区，并进行第二退火工艺处理；形成覆盖CMOS区的保护层，在保护层的保护下去除TFET栅极侧墙的至少一部分，并暴露出TFET栅极与TFET区的源漏掺杂区之间的半导体衬底；在TFET区内形成TFET轻掺杂漏区。本发明方案可以提高TFET轻掺杂漏区结面的浓度梯度，提高器件隧穿几率和开态电流。
半导体器件及其形成方法

[发明专利]半导体结构及其形成方法-CN201710611498.9在审
发明人： 唐粕人;卜伟海 -专利权人：中芯国际集成电路制造(北京)有限公司;中芯国际集成电路制造(上海)有限公司
申请日： 2017-07-25 - 公布日： 2019-02-01 - 主分类号： H01L21/336 文献下载
摘要：本发明提供一种半导体结构及其形成方法，其中，所述形成方法包括：提供衬底，所述衬底包括相邻的第一区域和第二区域；在所述衬底第一区域形成第一外延层，所述第一外延层顶部表面高于所述第一区域衬底表面；在所述衬底第二区域形成第二外延层，所述第二外延层顶部表面高于所述第二区域衬底表面；对所述第一外延层和第二外延层进行刻蚀，增加所述第一外延层和第二外延层之间间距。增加所述第一外延层和第二外延层之间间距，能够防止所述第一外延层和第二外延层接触，减小第一外延层与第二外延层之间的漏电流，改善半导体结构性能。
外延层衬底半导体结构第二区域第一区域衬底表面顶部表面漏电流减小刻蚀

[发明专利]纳米线晶体管及其形成方法-CN201710550773.0在审
发明人： 唐粕人 -专利权人：中芯国际集成电路制造(北京)有限公司;中芯国际集成电路制造(上海)有限公司
申请日： 2017-07-07 - 公布日： 2019-01-15 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种纳米线晶体管及其形成方法，其中，所述形成方法包括：提供衬底；在所述衬底上形成组合结构，所述组合结构包括一个或多个层叠设置的组合层，所述组合层包括位于所述衬底上的牺牲层和位于所述牺牲层上的沟道层，所述沟道层和牺牲层的材料不相同；对所述组合结构侧壁的牺牲层进行刻蚀，在所述组合结构侧壁表面形成凹陷；在所述凹陷暴露出的牺牲层表面形成隔离层；形成所述隔离层之后，在所述组合结构两侧的衬底上形成源漏掺杂层，所述源漏掺杂层与所述牺牲层之间具有所述隔离层；形成源漏掺杂层之后，去除剩余的牺牲层；形成包围所述沟道层的栅极结构。所形成的晶体管能够降低寄生电容，改善晶体管性能。
牺牲层组合结构衬底掺杂层隔离层沟道层源漏纳米线晶体管组合层晶体管凹陷表面形成侧壁表面层叠设置寄生电容栅极结构侧壁刻蚀去除包围暴露

[发明专利]一种透明柔性阻变存储器及其制备方法-CN201110195121.2无效
发明人：黄如;唐昱;蔡一茂;张丽杰;杨庚雨;谭胜虎;潘越;唐粕人 -专利权人：北京大学
申请日： 2011-07-13 - 公布日： 2013-01-16 - 主分类号： H01L45/00 文献下载
摘要：本发明公开了一种透明柔性阻变存储器及其制备方法，包括一透明的柔性衬底和衬底上的MIM电容结构的器件单元，所述器件单元的底层和顶层为透明柔性电极，中间功能层为聚对二甲苯透明薄膜。聚对二甲苯材料具有良好的阻变特性，器件中衬底、电极和中间功能层均采用透明柔性材料制备，得到全透明的柔性阻变存储器，可应用于透明柔性电子系统中。
一种透明柔性存储器及其制备方法

[发明专利]一种SONOS快闪存储器及其制备方法和操作方法-CN201110087509.0有效
发明人：秦石强;田明;唐粕人;唐昱;蔡一茂;黄如 -专利权人：北京大学
申请日： 2011-04-08 - 公布日： 2012-10-17 - 主分类号： H01L29/792 文献下载
摘要：本发明公开了一种SONOS快闪存储器及其制备方法和操作方法。该快闪存储器包括衬底、源漏和沟道，沟道之上依次为隧穿氧化层、氮化硅陷阱层、阻挡氧化层和多晶硅控制栅；其特征在于，所述衬底为轻掺杂硅；源漏的掺杂类型不同，分别为P+区和N+区。该器件与现有标准CMOS工艺有着较好的兼容性，在具有一般SONOS快闪存储器保持特性较好的优势的同时，可以有效地提高编程效率、降低功耗、抑制穿通效应，且小尺寸特性理想。
一种 sonos 闪存及其制备方法操作方法

[发明专利]一种快闪存储器及其制备方法-CN201110092483.9无效
发明人：秦石强;黄如;蔡一茂;唐粕人;谭胜虎 -专利权人：北京大学
申请日： 2011-04-13 - 公布日： 2012-10-17 - 主分类号： H01L27/115 文献下载
摘要：本发明公开了一种快闪存储器及其制备方法，属于半导体存储器技术领域。本存储器包括埋氧层，其上设有源端、沟道、漏端，沟道位于源端与漏端之间，沟道之上依次为隧穿氧化层、多晶硅浮栅、阻挡氧化层、多晶硅控制栅，源端与沟道之间设有一氮化硅薄层。本方法为：1)浅槽隔离SOI硅衬底，形成有源区；2)在硅衬底上依次生长隧穿氧化层、第一多晶硅层并制备多晶硅浮栅，生长阻挡氧化层、第二多晶硅层并制备多晶硅控制栅；3)刻蚀生成栅堆栈结构；4)在栅堆栈结构一侧的制备漏端；对另一侧的硅薄膜进行刻蚀，生长一氮化硅薄层，然后进行硅材料的回填并制备源端。本发明具有编程效率高、功耗低、有效抑制源漏穿通效应。
一种闪存及其制备方法

1
2
下一页»
尾页
共 26 条