“刘格致”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果21个，建议您升级VIP下载更多相关专利

[发明专利]一种体硅金属栅极制作工艺优化方法-CN202211309441.0在审
发明人： 刘格致;叶甜春;陈少民;李彬鸿 -专利权人：锐立平芯微电子（广州）有限责任公司;广东省大湾区集成电路与系统应用研究院
申请日： 2022-10-25 - 公布日： 2023-01-10 - 主分类号： H01L21/28 文献下载
摘要：本发明公开了一种体硅金属栅极制作工艺优化方法，其可满足金属栅极的小尺寸制作要求，可避免金属栅极的宽度不一致或宽度增加的问题出现，制作工艺步骤包括：提供衬底，在衬底上制作多晶硅栅极，在多晶硅栅极的外表面依次形成侧墙、刻蚀停止层、层间介质层，对层间介质层、刻蚀停止层、侧墙、多晶硅栅极的顶端进行依次研磨，刻蚀研磨后剩余的多晶硅栅极，形成第一固定宽度的刻蚀槽，沉积薄膜，刻蚀层间介质层、刻蚀停止层、侧墙的上表面的薄膜及刻蚀槽内底端的薄膜，刻蚀槽内的薄膜之间的宽度为第二固定宽度，沉积金属栅材料，对层间介质层、刻蚀停止层、侧墙的上表面的金属栅材料以及刻蚀槽中的金属栅材料的上部进行研磨，形成金属栅极。
一种金属栅极制作工艺优化方法

[发明专利]一种用于计算机电源的自动装配设备-CN202210522768.X在审
发明人：李红叶;高婷婷;杨玉红;王简;李青;刘格致;关阳 -专利权人：黑龙江建筑职业技术学院
申请日： 2022-05-13 - 公布日： 2022-08-30 - 主分类号： B23P19/00 文献下载
摘要：本发明公开了一种用于计算机电源的自动装配设备，涉及装配领域包括：机架；电池仓，固定在所述机架上方一侧；横轨，固定在所述机架表面，且位于所述电池仓下方；支撑台，固定在所述机架上方中间位置，且在靠近所述电池仓一侧可转动设置有翻转件，由所述支撑台内部电机驱动；输送件，可水平滑动设置在所述横轨上，通过螺杆由固定在所述机架内的电机一驱动；横架，固定在所述机架上，位于所述支撑台上方，内部固定有控制组件和电机二，下方可转动设置有螺杆，同时固定有导杆；装配组件，可水平滑动设置在所述横架下方，且由所述横架内控制组件和电机二驱动控制；以及配件仓，固定在所述机架内部，且位于所述支撑台下方。
一种用于计算机电源自动装配设备

[发明专利]一种多尺寸金属栅极的制作方法及装置-CN202210033145.6在审
发明人： 刘格致;叶甜春;朱纪军;罗军;李彬鸿;赵杰 -专利权人：澳芯集成电路技术（广东）有限公司;广东省大湾区集成电路与系统应用研究院
申请日： 2022-01-12 - 公布日： 2022-04-22 - 主分类号： H01L21/28 文献下载
摘要：本申请实施例公开了一种多尺寸金属栅极的制作方法及装置，该方法包括：基于多晶硅栅极工艺在衬底结构形成至少两个多晶硅栅极的栅极沟槽，栅极沟槽的原始尺寸大于金属栅极的目标尺寸，目标尺寸是用于填充金属填充物的尺寸；根据目标尺寸在栅极沟槽的内侧壁沉积薄膜层，薄膜层用于填充栅极沟槽，将至少两个栅极沟槽的原始尺寸缩减为目标尺寸，其中，不同的栅极沟槽对应不同的目标尺寸；向至少两个栅极沟槽填充金属填充物，形成目标尺寸的金属栅极。本申请提供的方法，无需生成不同尺寸的多晶硅金属栅极，且可以实现批量生产，提高多尺寸金属栅极的制作效率。
一种尺寸金属栅极制作方法装置

[发明专利]半导体结构的形成方法-CN201410231339.2有效
发明人： 刘格致 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2014-05-28 - 公布日： 2018-06-01 - 主分类号： H01L21/8238 文献下载
摘要：一种半导体结构的形成方法，包括：提供半导体衬底，包括第一区域和第二区域；在第一区域上形成第一栅介质层和第一栅介质层表面的第一栅极，在第二区域上形成第二栅介质层和所述第二栅介质层表面的第二栅极；形成覆盖半导体衬底、第一栅介质层、第一栅极、第二栅介质层和第二栅极的第一介质层；在第一介质层表面形成保护层；在第二区域上形成掩膜层，以掩膜层为掩膜，去除第一区域上的保护层；去除掩膜层之后，去除位于第一区域上的第一介质层；去除第一区域上的第一介质层之后，在第一区域和第二区域上形成第二介质层；刻蚀第二介质层至半导体衬底表面，形成第一侧墙和第二侧墙。上述方法在不同晶体管上形成不同厚度的侧墙，以调节晶体管的性能。
第一区域栅介质层介质层第二区域去除掩膜层侧墙半导体结构保护层晶体管衬底半导体半导体衬底表面介质层表面刻蚀掩膜覆盖

[发明专利]CMOS晶体管的形成方法-CN201310398091.4有效
发明人：隋运奇;刘格致 -专利权人：中芯国际集成电路制造(北京)有限公司;中芯国际集成电路制造（上海）有限公司
申请日： 2013-09-04 - 公布日： 2017-07-14 - 主分类号： H01L21/8238 文献下载
摘要：一种CMOS晶体管的形成方法，包括提供半导体衬底，半导体衬底包括第一区域和第二区域；在第一区域上形成第一栅极，在第二区域上形成第二栅极；在第一栅极和第二栅极的两侧侧壁上形成第一侧墙，第一侧墙为含氮的硅化物；在第一栅极两侧的半导体衬底内形成P型浅掺杂区；形成覆盖半导体衬底、第一栅极、第二栅极和第一侧墙的第二侧墙材料层，第二侧墙材料层为含氮的硅化物；刻蚀第一区域的第二刻蚀材料层，形成第二侧墙；干法刻蚀第一区域的半导体衬底，在第二侧墙两侧的半导体衬底中形成矩形的第一凹槽；清洗第一凹槽；湿法刻蚀第一凹槽，形成第二凹槽，第二凹槽为sigma形状。形成的sigma形状的第二凹槽的顶角均匀性好。
cmos 晶体管形成方法

[发明专利]半导体结构及其制造方法-CN201511017177.3在审
发明人：王冬江;刘格致 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2015-12-29 - 公布日： 2017-07-07 - 主分类号： H01L21/336 文献下载
摘要：一种半导体结构及其制造方法，所述方法包括提供包括相邻设置的第一区域和第二区域的半导体衬底；在衬底上形成图形化的掩膜层，所述掩膜层具有位于第一区域的第一斜面；对衬底进行调整阈值电压离子掺杂工艺，离子透过第一斜面对应的掩模层在衬底内形成沟道区。本发明通过在第一区域形成具有厚度梯度的掩膜层，离子注入后形成的沟道区也具有厚度梯度，靠近源区的沟道厚度比靠近漏区的沟道厚度厚，由于靠近源区的沟道厚度对载流子迁移率的影响较大，而靠近漏区的沟道厚度对载流子迁移率的影响较小，从而能够在减小对载流子迁移率影响的同时降低了靠近漏区的沟道厚度，进而有效地抑制了DIBL效应，提高了半导体结构的电学性能。
半导体结构及其制造方法

[发明专利]CMOS图像传感器及其制作方法-CN201210209083.6无效
发明人： 刘格致;肖海波 -专利权人：上海华力微电子有限公司
申请日： 2012-06-21 - 公布日： 2012-10-03 - 主分类号： H01L27/146 文献下载
摘要：本发明提供一种CMOS图像传感器的结构及其制作方法，所述结构包括：半导体衬底，所述半导体衬底内形成有光敏二极管、转移晶体管、复位晶体管、源跟随晶体管和选通晶体管，所述光敏二极管、转移晶体管、复位晶体管、源跟随晶体管和选通晶体管相互电连接；氧化层，覆盖所述光敏二极管和转移晶体管的表面；张应力层，覆盖所述氧化层的表面，所述张应力层用于在所述转移晶体管的沟道内产生张应力。本发明消除了CMOS图像传感器的残像的问题。
cmos 图像传感器及其制作方法

[发明专利]提高载流子迁移率的CMOS器件的制作方法及器件结构-CN201210169809.8有效
发明人： 刘格致;黄晓橹 -专利权人：上海华力微电子有限公司
申请日： 2012-05-28 - 公布日： 2012-09-19 - 主分类号： H01L21/8238 文献下载
摘要：本发明涉及集成电路制造领域，特别是涉及一种提高载流子迁移率的CMOS器件的制作方法及器件结构，包括：提供包含NMOS有源区、PMOS有源区和周边区域的衬底；在所述衬底的周边区域形成多个浅沟槽隔离结构；刻蚀临近所述NMOS有源区的浅沟槽隔离结构之间的衬底以形成拉应力凹槽；在所述拉应力凹槽内填充拉应力材料；刻蚀临近所述PMOS有源区的浅沟槽隔离结构之间的衬底以形成压应力凹槽；以及在所述压应力凹槽内填充压应力材料。本发明制作方法不会对器件形状造成破坏而且避免了制作工艺对器件性能的干扰，并且制造工艺要求低，也有利于器件尺寸的持续缩小，同时提高了载流子迁移率从而改善器件性能。
提高载流子迁移率 cmos 器件制作方法结构

[发明专利]双层隔离混合晶向积累型纳米线MOSFET-CN201210136019.X有效
发明人：黄晓橹;刘格致 -专利权人：上海华力微电子有限公司
申请日： 2012-05-04 - 公布日： 2012-09-19 - 主分类号： H01L25/07 文献下载
摘要：本发明提供的一种双层隔离混合晶向积累型纳米线MOSFET，包括依次形成在半导体衬底上的第一MOSFET、隔离介质层和第二MOSFET，所述第一源极区、第一漏极区和第二源极区、第二漏极区的杂质掺杂类型分别与第一MOSFET和第二MOSFET的沟道杂质的掺杂类型相同。本发明双层MOSFET完全独立进行工艺调试；具备较高的载流子迁移率；与常规MOSFET工作模式兼容，有利于电路设计；具有较高的器件集成密度；上层器件制备采用低温技术以及激光退火，可以有效避免影响下层器件性能。
双层隔离混合积累纳米 mosfet

[发明专利]制作半导体内建应力纳米线以及半导体器件的方法-CN201210136002.4有效
发明人：黄晓橹;刘格致 -专利权人：上海华力微电子有限公司
申请日： 2012-05-04 - 公布日： 2012-09-19 - 主分类号： H01L21/335 文献下载
摘要：本发明提供了一种制作内建应力纳米线的方法、制作半导体器件的方法、以及所述方法制作的NWFET半导体器件，本发明所述方法采用后栅工艺（Gate-last），在进行栅极区域刻蚀时，NWFET区域侧面已有无定形碳层保护，这时栅极区域的NW受到的反向应力方向是水平方向的，从而有效解决了美国专利US2011/0104860A1中出现的问题，即避免了半导体纳米线反向内建应力不在水平方向的问题，从而避免了半导体纳米线中间部位可能发生的错位，甚至断裂问题。
制作半导体应力纳米以及半导体器件方法

[发明专利]提高载流子迁移率的PMOS器件的制作方法及器件结构-CN201210170354.1有效
发明人： 刘格致;黄晓橹 -专利权人：上海华力微电子有限公司
申请日： 2012-05-28 - 公布日： 2012-09-12 - 主分类号： H01L27/085 文献下载
摘要：本发明涉及集成电路制造领域，特别是涉及一种提高载流子迁移率的PMOS器件的制作方法及器件结构，包括：提供包含PMOS有源区和周边区域的衬底；在所述衬底的周边区域形成多个浅沟槽隔离结构；刻蚀相邻的浅沟槽隔离结构之间的衬底以形成拉应力凹槽；以及在所述拉应力凹槽内填充压应力材料。本发明制作方法不会对器件形状造成破坏，而且避免了制作工艺对器件性能的干扰，并且制造工艺要求低，也有利于器件尺寸的持续缩小，同时提高了载流子迁移率从而改善器件性能。
提高载流子迁移率 pmos 器件制作方法结构

[发明专利]提高载流子迁移率的NMOS器件的制作方法及器件结构-CN201210170372.X无效
发明人： 刘格致;黄晓橹 -专利权人：上海华力微电子有限公司
申请日： 2012-05-28 - 公布日： 2012-09-12 - 主分类号： H01L21/335 文献下载
摘要：本发明涉及集成电路制造领域，特别是涉及一种改善载流子迁移率的NMOS器件的制作方法及器件结构，包括：提供包含NMOS有源区和周边区域的衬底；在所述衬底的周边区域形成多个浅沟槽隔离结构；刻蚀相邻的浅沟槽隔离结构之间的衬底以形成拉应力凹槽；以及在所述拉应力凹槽内填充拉应力材料。本发明制作方法不会对器件形状造成破坏而且避免了制作工艺对器件性能的干扰，并且制造工艺要求低，也有利于器件尺寸的持续缩小，同时提高了载流子迁移率从而改善器件性能。
提高载流子迁移率 nmos 器件制作方法结构

[发明专利]基于SOI三维阵列式后栅型Si-NWFET制造方法-CN201210094193.2无效
发明人：黄晓橹;刘格致 -专利权人：上海华力微电子有限公司
申请日： 2012-03-31 - 公布日： 2012-08-01 - 主分类号： H01L21/762 文献下载
摘要：本发明公开了一种基于SOI三维阵列式后栅型Si-NWFET制造方法，包括：在SOI上交替生长硅层和锗硅层，形成鳍形有源区并在鳍形有源区内形成硅纳米线，在沟道内沉积无定形碳作为虚拟隔离层后进行后栅极工艺，最后同时进行沟道隔离介质以及层间隔离介质沉积。由于SOI中埋氧层的存在，有效增加了栅极与SOI衬底之间的隔离效果；采用后栅极工艺，利于栅极轮廓与器件电性的控制；利用无定形碳作为虚拟隔离层；利于栅极以及栅极沟槽轮廓的控制；此外采用三维阵列式硅纳米线结构来设计硅纳米线场效应晶体管(Si-NWFET)结构，纳米线条数增多，器件电流驱动能力增大。
基于 soi 三维阵列式后栅型 si nwfet 制造方法

[发明专利]通过两步侧墙刻蚀法改善PMOS器件性能的方法-CN201110235401.1无效
发明人：毛刚;刘格致;黄晓橹;陈玉文 -专利权人：上海华力微电子有限公司
申请日： 2011-08-17 - 公布日： 2012-07-18 - 主分类号： H01L21/8238 文献下载
摘要：本发明通过两步侧墙刻蚀法改善PMOS器件的性能，通过在PMOS源漏区implant后加一步spacer蚀刻，使NMOS，PMOS在各自的源漏区implant前拥有不同的spacer尺寸，PMOS较大的spacer尺寸有助于改善PMOS的器件性能。而且加的一步spacer蚀刻，使NMOS的spacer尺寸和原工艺一样，在不影响NMOS和后续制程的同时改善PMOS的器件性能。
通过两步侧墙刻蚀改善 pmos 器件性能方法

[发明专利]一种增加浅沟槽隔离压应力提高NMOS电子迁移率的方法-CN201210047378.8有效
发明人：金秋敏;刘格致;黄晓橹 -专利权人：上海华力微电子有限公司
申请日： 2012-02-28 - 公布日： 2012-07-04 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种增加浅沟槽隔离压应力提高NMOS电子迁移率的方法，其中，包括:在衬底上依次形成氧化物层和第一氮化物层；在所述第一氮化物层上旋涂光刻胶，对所述第一氮化物层、所述氧化层以及所述衬底进行光刻，形成浅沟槽，并去除光刻胶;在所述浅沟槽的表面生长一层第二氮化物层；对所述浅沟槽进行快速热退火工艺；刻蚀所述第二氮化硅层，去除光刻胶；在所述浅沟槽表面生长一层垫氧化层；在所述垫氧化层表面生长一层第三氮化物层；在所述浅沟槽中填充绝缘介质，同时，所述绝缘介质覆盖在所述衬底表面；对所述浅沟槽进行高温退火工艺。在STI中引入内部压应力，并使得该压应力传导到器件沟道中转换为沟道的拉应力，从而提高NMOS器件中电子迁移率，提高NMOS器件性能。
一种增加沟槽隔离应力提高 nmos 电子迁移率方法

1
2
下一页»
尾页
共 21 条