“中芯国际集成电路制造（上海）有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果8500个，建议您升级VIP下载更多相关专利

[发明专利]半导体结构的形成方法-CN201910740653.6有效
发明人：张冬平;纪世良;胡昌杰 -专利权人： 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2019-08-12 - 公布日： 2023-09-12 - 主分类号： H01L21/8234 文献下载
摘要：一种半导体结构的形成方法，形成方法包括：形成基底，包括衬底以及凸出于衬底的初始鳍部；在靠近初始鳍部的顶部一侧，形成覆盖初始鳍部的部分侧壁的保护层，被保护层覆盖的初始鳍部作为顶部鳍部，保护层露出的初始鳍部作为初始底部鳍部；沿垂直于初始鳍部的侧壁的方向，对初始底部鳍部进行减薄处理，适于减小初始底部鳍部的宽度，在减薄处理后，剩余初始底部鳍部作为底部鳍部，底部鳍部与顶部鳍部构成鳍部；在鳍部露出的衬底上形成隔离结构，隔离结构覆盖鳍部的部分侧壁，且隔离结构的顶部低于顶部鳍部的底部。隔离结构露出的鳍部用于作为有效鳍部，通过减薄处理，减小了有效鳍部的顶部宽度和底部宽度的差值，从而提高了半导体结构的性能。
半导体结构形成方法

[发明专利]半导体结构及其形成方法-CN201810952889.1有效
发明人：王楠 -专利权人： 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2018-08-21 - 公布日： 2023-09-12 - 主分类号： H01L29/78 文献下载
摘要：一种半导体结构及其形成方法，方法包括：形成基底，包括衬底以及凸出衬底的多个鳍部，衬底包括第一区域，第二区域以及位于第一区域和第二区域之间的隔离区域，位于第一区域衬底上的鳍部为第一鳍部，位于第二区域衬底上的鳍部为第二鳍部，位于隔离区域的鳍部为第三鳍部；形成横跨鳍部的多个分立的栅极结构，以第一区域为中心生长区且以相邻的隔离区域为边缘生长区，在栅极结构两侧的第一鳍部中形成第一外延层；以第二区域为中心生长区且以相邻隔离区域为边缘生长区，在栅极结构两侧的第二鳍部中形成第二外延层；去除部分厚度的所述第三鳍部，形成伪鳍部。本发明实施例所提供的半导体结构及其形成方法有利于提升半导体结构的稳定性。
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法-CN201811191867.4有效
发明人：王楠;王颖倩 -专利权人： 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2018-10-12 - 公布日： 2023-09-12 - 主分类号： H01L21/336 文献下载
摘要：一种半导体结构及其形成方法，形成方法包括：提供基底，基底包括衬底、凸立于衬底上分立的鳍部；形成横跨鳍部的伪栅结构，伪栅结构包括第一伪栅层和位于第一伪栅层上的第二伪栅层，第一伪栅层的宽度从下往上渐宽，第二伪栅层的侧壁与衬底顶面垂直；在伪栅结构两侧的鳍部中形成源漏掺杂层；在源漏掺杂层上形成介质层，介质层暴露出伪栅结构顶部；去除伪栅结构，在介质层内形成开口；形成填充满开口的金属栅极结构。本发明第一伪栅层侧壁与鳍部顶壁的夹角小于90°，因此后续去除第一伪栅层时的工艺空间大，不容易残留，在此基础上，第二伪栅层的侧壁与衬底顶面垂直，节省了鳍部顶面横向的空间，有利于进一步缩小器件尺寸，优化了半导体结构的性能。
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法-CN201811254698.4有效
发明人：赵猛 -专利权人： 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2018-10-26 - 公布日： 2023-09-12 - 主分类号： H01L21/336 文献下载
摘要：一种半导体结构及其形成方法，形成方法包括：提供基底，基底包括衬底、凸出于衬底上分立的鳍部以及横跨鳍部的伪栅结构；在伪栅结构的侧壁上形成第一侧墙层；在伪栅结构两侧的鳍部中形成源漏掺杂层；形成覆盖源漏掺杂层的介质层；在第一侧墙层的顶端或底端处形成竖向长度小于第一侧墙层的第二侧墙层；去除伪栅结构；去除伪栅结构且形成第二侧墙层后，在介质层内形成沟槽；形成填充沟槽的金属栅极结构。本发明实施例，形成在沟槽中的金属栅极结构呈T型或者倒T型结构，沟槽的空间小，相应的金属栅极结构的体积小，降低了金属栅极结构与源漏掺杂层以及后期形成的接触孔插塞之间的电容耦合效应，进而使得半导体结构中的寄生电容变小。
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法-CN201811352853.6有效
发明人：夏泽坤;王远 -专利权人：中芯国际集成电路制造（天津）有限公司;中芯国际集成电路制造（上海）有限公司
申请日： 2018-11-14 - 公布日： 2023-09-12 - 主分类号： H01L21/336 文献下载
摘要：一种半导体结构及其形成方法，形成方法包括：提供基底，包括衬底、衬底内的漂移区以及衬底上的栅极材料层；在栅极材料层上形成第一图形层，以第一图形层为掩膜刻蚀栅极材料层，形成露出衬底表面的第一开口；以第一图形层为掩膜，对第一开口露出的衬底进行离子掺杂处理，在漂移区内形成初始体区；去除第一图形层；形成位于第一开口和栅极材料层上的第二图形层，以第二图形层为掩膜刻蚀栅极材料层，形成栅极层以及位于栅极层之间且露出衬底表面的第二开口；去除第二图形层；进行退火处理，使初始体区内的掺杂离子扩散至初始体区相邻栅极层底部的部分漂移区内形成体区。本发明实施例能够增大形成初始体区的工艺窗口、降低工艺难度、提高工艺稳定性。
半导体结构及其形成方法

[发明专利]场效应晶体管的制作方法、场效应晶体管及栅极结构-CN201811643910.6有效
发明人：张焕云;吴健 -专利权人： 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2018-12-29 - 公布日： 2023-09-08 - 主分类号： H01L29/423 文献下载
摘要：本发明提供一种场效应晶体管的制作方法、场效应晶体管及栅极结构，增加了沟道长度，以实现栅极对沟道控制能力的进一步提升。该制作方法包括：提供半导体衬底，至少一部分半导体衬底表面被配置为场效应晶体管的沟道区域，沟道区域上覆盖有伪栅介质层，沟道区域两侧的伪栅介质层上还布置有相对设置的侧墙；刻蚀伪栅介质层，使伪栅介质层沿水平方向凹入侧墙的内侧壁；在沟道区域上形成覆盖伪栅介质层和侧墙内侧壁的栅极结构。
场效应晶体管制作方法栅极结构

[发明专利]自动化传输系统的优化方法及系统、设备以及存储介质-CN202210181885.4在审
发明人：姚春蕊;周毅仲;孙俊丽 -专利权人：中芯国际集成电路制造（北京）有限公司;中芯国际集成电路制造（上海）有限公司
申请日： 2022-02-25 - 公布日： 2023-09-05 - 主分类号： G06Q10/04 文献下载
摘要：一种自动化传输系统的优化方法及系统、设备以及存储介质，方法包括：基于所述工艺产品的类型，获取目标加工区中所有功能类型的机台在第一单位时间内的总产能，总产能与所有功能类型的机台对所有类型的工艺产品在第一单位时间内的总产出量相关；根据所述目标加工区中所有功能类型的机台在所述第一单位时间内的总产能，确定所述目标加工区需要的轨道总数量。本发明实施例只需要获取目标加工区中所有功能类型的机台在第一单位时间内的总产能，就能迅速获得目标加工区需要的轨道数，从而提高了获取目标加工区需要的轨道数的工作效率，降低了生产成本。
自动化传输系统优化方法设备以及存储介质

[发明专利]标准单元接触孔的形成方法-CN202210181282.4在审
发明人：高俊九;曾贤成;李若园 -专利权人： 中芯国际集成电路制造（上海）有限公司
申请日： 2022-02-25 - 公布日： 2023-09-05 - 主分类号： H01L21/768 文献下载
摘要：本申请提供一种标准单元接触孔的形成方法，包括：提供衬底，所述衬底包括依次堆叠的绝缘层、第一掩膜层、第二牺牲层和第一介质层，所述第一介质层上形成有侧壁具有第一侧墙的第一牺牲层图案；去除所述第一牺牲层图案，在所述第一介质层上形成第二掩膜层，所述第二掩膜层和所述第一侧墙形成新的第二掩膜层图案；以所述第二掩膜层图案为掩膜，刻蚀所述第一介质层和所述第二牺牲层，形成第二牺牲层图案；在所述第二牺牲层图案的侧壁形成第二侧墙，并去除所述第二牺牲层图案；以所述第二侧墙为掩膜，刻蚀所述第一掩膜层并停止在所述绝缘层上，形成标准单元接触孔。本申请技术方案可以形成宽度不均匀的标准单元接触孔。
标准单元接触形成方法

[发明专利]半导体结构的形成方法-CN202210181283.9在审
发明人：李政宁;张海洋;涂武涛;纪世良;柯星;李凤美 -专利权人： 中芯国际集成电路制造（上海）有限公司
申请日： 2022-02-25 - 公布日： 2023-09-05 - 主分类号： H01L21/336 文献下载
摘要：本申请提供半导体结构的形成方法，包括：形成依次包括底部，鳍部以及栅极结构的半导体结构，所述鳍部包括若干依次堆叠的牺牲层和沟道层，所述若干牺牲层两侧形成有凹部；在所述栅极结构表面和侧壁、所述鳍部侧壁和所述底部表面形成内侧墙材料层，所述栅极结构侧壁的内侧墙材料层凸出于所述鳍部侧壁的内侧墙材料层；在所述栅极结构顶部形成保护层；执行第一离子注入工艺使所述栅极结构侧壁凸出于所述鳍部侧壁的内侧墙材料层转化为第一改性层，去除所述第一改性层；执行第二离子注入工艺使所述凹部和所述栅极结构顶部以外的内侧墙材料层转化为第二改性层，去除所述第二改性层；去除所述保护层。在形成内侧墙的过程中保护栅极结构顶角不被损伤。
半导体结构形成方法

[发明专利]生产车间的自动化传输系统-CN202210181891.X在审
发明人：姚春蕊;周毅仲;孙俊丽;王天昕 -专利权人：中芯国际集成电路制造（北京）有限公司;中芯国际集成电路制造（上海）有限公司
申请日： 2022-02-25 - 公布日： 2023-09-05 - 主分类号： H01L21/677 文献下载
摘要：一种生产车间的自动化传输系统，自动化传输系统包括：轨道，用于固定悬空传输装置、并使悬空传输装置沿轨道进行传输，轨道包括：主运行轨道位于加工区的边界位置处，主运行轨道用于使悬空传输装置在加工区之间进行传输；第一分支轨道位于加工区中，第一分支轨道的两端与主运行轨道相连接，第一分支轨道用于使悬空传输装置在加工区内的机台之间进行传输；第二分支轨道位于仓储装置所在的位置处，第二分支轨道的两端与主运行轨道相连接，且第二分支轨道环绕仓储装置；其中，仓储装置具有取放货端口，取放货端口朝向主运行轨道，或者，取放货端口朝向第二分支轨道。在加工区的生产传输效率得到提高的同时，还提高加工区的面积可利用率。
生产车间自动化传输系统

[发明专利]测试结构-CN202210164519.8在审
发明人：王晓东;钱蔚宏 -专利权人：中芯国际集成电路制造（天津）有限公司;中芯国际集成电路制造（上海）有限公司
申请日： 2022-02-22 - 公布日： 2023-09-01 - 主分类号： H01L23/544 文献下载
摘要：一种测试结构，包括：多个沿第一方向排布的测试器件；分别设置于所述测试器件两侧的第一焊垫组和第二焊垫组，其中，所述第一焊垫组和第二焊垫组均包括多个沿与所述第一方向垂直的第二方向平行排布的焊垫列，且每个所述焊垫列均包括多个沿所述第一方向排布的测试焊垫，所述测试焊垫与所述测试器件对应连接。本发明有利于节约测试结构的占用面积。
测试结构

[发明专利]光学邻近修正方法及系统、掩膜版、设备及存储介质-CN202210163611.2在审
发明人：江春珂;刘娟;王兴荣;王伟斌 -专利权人： 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2022-02-22 - 公布日： 2023-09-01 - 主分类号： G03F1/36 文献下载
摘要：一种光学邻近修正方法及系统、掩膜版、设备及存储介质，修正方法包括：获取设计版图，包括多个设计图形，设计版图被划分为多个子区域；分别对各个子区域中的设计图形进行光学邻近修正处理，对相邻两个子区域中的设计图形进行光学邻近修正处理包括：在相邻两个子区域中，以任一子区域作为第一区域，另一子区域作为第二区域，在第一区域和第二区域交界处形成缓冲区；对第一区域和缓冲区中的设计图形进行光学邻近修正处理，获得第一修正结果；对第二区域中的设计图形进行光学邻近修正处理，获得第二修正结果；结合第一修正结果和第二修正结果，获得缓冲区所对应的第三修正结。本发明有利于使得光学邻近修正处理更为精准。
光学邻近修正方法系统掩膜版设备存储介质

[发明专利]承载装置、晶圆测试设备以及晶圆测试方法-CN202210169367.0在审
发明人：李飞;张泽栋;费春潮;郑文娟 -专利权人： 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2022-02-23 - 公布日： 2023-09-01 - 主分类号： H01L21/66 文献下载
摘要：一种承载装置、晶圆测试设备以及晶圆测试方法，承载装置包括：主加热平台，用于承载待测晶圆并对所述待测晶圆进行加热；环形的副加热平台，环绕所述主加热平台，用于与所述主加热平台顶面围成放置所述待测晶圆的容纳空间。降低了所述探针因受热不均匀而产生针痕偏移的风险，有利于提高晶圆测试的可靠性，并降低因晶圆表面破损而产生良率损失和可靠性风险的概率；同时，在对待测晶圆进行高温测试的过程中，由于所述探针卡上的各探针受热均匀，在测试过程中，省去了对所述探针卡进行预热的步骤，提高了生产效率，降低了测试成本。
承载装置测试设备以及方法

[发明专利]静电保护结构及其形成方法、嵌入式d-TOF芯片、SiPM芯片-CN202210158088.4在审
发明人：张斯日古楞;阎大勇 -专利权人： 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2022-02-21 - 公布日： 2023-08-29 - 主分类号： H01L27/02 文献下载
摘要：本申请提供一种静电保护结构及其形成方法、嵌入式d‑TOF芯片、SiPM芯片，其中所述静电保护结构包括：半导体衬底，所述半导体衬底中包括具有第一导通电压的第一二极管，且所述第一二极管的第一端电连接所述嵌入式d‑TOF芯片或所述SiPM芯片的公共高压端焊垫；多晶硅层，包括具有第二导通电压的第二二极管，且所述第二二极管的第一端与所述第一二极管的第二端串联，所述第二二极管的第二端电连接所述嵌入式d‑TOF芯片或所述SiPM芯片的接地端焊垫；所述静电保护结构将所述公共高压端焊垫上大于或等于所述第一导通电压和所述第二导通电压之和的电压导入所述接地端焊垫。本申请技术方案的静电保护结构可以解决高压静电保护器件Trigger电压不足的问题。
静电保护结构及其形成方法嵌入式 tof 芯片 sipm

[发明专利]一种半导体器件的形成方法及一种半导体器件-CN201910078684.X有效
发明人：张焕云;吴健 -专利权人： 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2019-01-28 - 公布日： 2023-08-25 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种半导体器件的形成方法，包括提供衬底，在衬底上形成鳍部，在鳍部上形成伪栅极；移除伪栅极，在移除伪栅极后形成的伪栅极沟槽处形成栅极沟槽；在栅极沟槽内填充第一隔离层。本发明提供的半导体器件的形成方法，在鳍部和栅极的沟槽中填充隔离材料，有效地防止了鳍部两相邻的区域之间、以及相邻的两个鳍部之间产生漏电流，还可以避免鳍部中形成的源极和漏极之间的桥接现象。由此，半导体器件的性能得到了提高。本发明还提供了一种由该方法形成的性能更稳定的半导体器件。
一种半导体器件形成方法