“中芯国际集成电路制造（上海）有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果8500个，建议您升级VIP下载更多相关专利

[发明专利]半导体结构及其形成方法-CN201910577088.6有效
发明人：王楠 -专利权人： 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2019-06-28 - 公布日： 2023-07-28 - 主分类号： H01L21/033 文献下载
摘要：一种半导体结构及其形成方法，形成方法包括：形成衬底、位于衬底上的初始半导体柱、位于所述初始半导体柱上的第一掩膜层以及位于所述第一掩膜层上的第二掩膜层；以第一掩膜层和第二掩膜层为掩膜刻蚀初始半导体柱，形成交叉型的半导体柱；形成半导体柱后，在半导体柱露出的衬底上形成隔离层。与半导体柱呈圆柱状的情况相比，本发明实施例半导体柱的高度与半导体柱中任一交叉方向上尺寸的高宽比较小，从而交叉型的半导体柱在受到隔离层中的应力时不易发生弯曲或倾斜等情况，提高了半导体结构的电学性能。
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法-CN201910701237.5有效
发明人：周飞 -专利权人： 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2019-07-31 - 公布日： 2023-07-28 - 主分类号： H01L29/423 文献下载
摘要：一种半导体结构及其形成方法，形成方法包括：提供基底，基底包括衬底、位于衬底上的源掺杂层以及位于源掺杂层上的层间介质层；刻蚀层间介质层，形成通孔；在通孔的侧壁上形成牺牲层；在牺牲层之间的源掺杂层上形成半导体柱；在半导体柱顶部形成漏掺杂区；形成漏掺杂区后，去除牺牲层，形成第一开口；在第一开口中形成栅极结构，栅极结构包围半导体柱的部分侧壁且露出漏掺杂区。本发明实施例通孔的直径大于后续形成的半导体柱的直径，通孔侧壁与衬底法线之间的夹角较小，从而半导体柱侧壁与衬底的法线夹角较小，也就是说，半导体柱顶端的尺寸与半导体柱底端的尺寸相差较小，有利于提高半导体结构的电学性能。
半导体结构及其形成方法

[发明专利]垂直式环绕栅极场效应晶体管的制备方法-CN201811112826.1有效
发明人：李海涛;卜伟海 -专利权人：中芯国际集成电路制造（天津）有限公司;中芯国际集成电路制造（上海）有限公司
申请日： 2018-09-25 - 公布日： 2023-07-21 - 主分类号： H01L21/336 文献下载
摘要：本发明涉及半导体制造工艺设计领域，提供了一种垂直式环绕栅极场效应晶体管的制造方法，采用气‑液‑固方法制得所述垂直式环绕栅极场效应晶体管的纳米线。采用气‑液‑固方法不仅能够得到晶格结构完整、尺寸均一可控的纳米线，且制备工艺成熟稳定、成本较低。此外，气‑液‑固方法还能够在生长纳米线的过程中进行原位掺杂，进一步简化工艺，提高产能。
垂直环绕栅极场效应晶体管制备方法

[发明专利]半导体结构及其形成方法-CN202210015814.7在审
发明人：韩静利;于海龙 -专利权人： 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2022-01-07 - 公布日： 2023-07-18 - 主分类号： H01L21/768 文献下载
摘要：一种半导体结构及其形成方法，方法包括：提供基底，基底上形成有第一介电层，基底包括第一区域和第二区域，第一区域的第一介电层中形成有贯穿第一介电层的导电层，第二区域的第一介电层的顶部形成有高电阻层，第一介电层、导电层和高电阻层的顶部形成有第二介电层，导电层的顶部形成有露出导电层顶面的的第一通孔，高电阻层的顶部形成有露出高电阻层顶面的第二通孔；在第一通孔中形成电连接导电层的第一互连插塞；对第二通孔露出的第二介电层的侧壁进行刻蚀，用于增大第二通孔的横向尺寸，第二通孔露出遮盖区域的高电阻层顶部；在第二通孔中形成第二互连层插塞。降低在第二互连插塞与高电阻层之间产生空洞缺陷。
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法-CN201910356553.3有效
发明人：金吉松 -专利权人： 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2019-04-29 - 公布日： 2023-07-18 - 主分类号： H01L21/768 文献下载
摘要：一种半导体结构及其形成方法，形成方法包括：提供基底，基底上形成有伪栅结构，伪栅结构两侧的基底内形成有源漏掺杂层；在伪栅结构露出的基底上形成第一介质层，第一介质层露出伪栅结构的部分侧壁；至少在第一介质层所露出的伪栅结构侧壁上形成自对准停止层；形成自对准停止层后，在第一介质层上形成第二介质层，且第二介质层和第一介质层用于作为层间介质层；形成第二介质层后，将伪栅结构替换为栅极结构；刻蚀相邻栅极结构侧壁上的自对准停止层之间的层间介质层，形成露出源漏掺杂层顶部的接触孔；在接触孔内形成与源漏掺杂层电连接的接触孔插塞。本发明降低了形成自对准接触孔插塞的工艺难度、简化工艺流程。
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法-CN201910152023.7有效
发明人：周飞 -专利权人： 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2019-02-28 - 公布日： 2023-07-18 - 主分类号： H01L21/336 文献下载
摘要：一种半导体结构及其形成方法，形成方法包括：提供基底；在基底上形成栅极结构；在栅极结构两侧的基底内形成凹槽，包括位于栅极结构一侧的第一凹槽以及另一侧的第二凹槽；在第一凹槽的底部和侧壁上形成第一缓冲层，在第二凹槽的底部和侧壁上形成第二缓冲层，第一缓冲层的厚度小于第二缓冲层的厚度；在凹槽中形成源漏掺杂层，源漏掺杂层覆盖第一缓冲层和第二缓冲层，位于第一凹槽中的源漏掺杂层用于作为源极，位于第二凹槽中的源漏掺杂层用于作为漏极。本发明使第二缓冲层的厚度较大，这增大了漏极和沟道区之间的距离，有利于改善短沟道效应，而第一缓冲层的厚度较小，以保证源漏掺杂层对沟道区施加足够的应力，从而提高载流子的迁移率。
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法-CN202010305064.8有效
发明人：周飞 -专利权人： 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2020-04-17 - 公布日： 2023-07-18 - 主分类号： H01L21/336 文献下载
摘要：一种半导体结构及其形成方法，形成方法包括：提供基底，用于形成晶体管，基底包括用于形成源区的第一区域和用于形成漏区的第二区域，以及位于第一区域和第二区域之间的预设区域；在基底上形成覆盖在预设区域的伪栅结构；对所述第一区域和第二区域进行掺杂，分别对应形成源区和漏区；在所述伪栅结构两侧形成覆盖所述源区和漏区的层间介质层；去除所述伪栅结构，在所述层间介质层中形成栅极开口；对所述栅极开口进行填充，形成初始栅极结构；去除与所述漏区相邻的部分宽度的所述初始栅极结构，剩余初始栅极结构作为栅极，所述栅极与层间介质层围成隔离开口，所述隔离开口底部的基底用于形成漂移区。本发明实施例有利于优化半导体结构的性能。
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法-CN202111677980.5在审
发明人：丁亚;王劲松;杨林宏;张艳红;杜义琛;陈秋颖 -专利权人：中芯国际集成电路制造（天津）有限公司;中芯国际集成电路制造（上海）有限公司
申请日： 2021-12-31 - 公布日： 2023-07-14 - 主分类号： H01L23/522 文献下载
摘要：一种半导体结构及其形成方法，方法包括：提供基底层，基底层包括电容区；在电容区中，在基底层的顶部形成第一极板；在基底层的顶部和第一极板的顶部形成绝缘层，绝缘层包括叠层结构的主介电层和电场调节层，电场调节层的介电常数大于主介电层的介电常数，其中，电场调节层位于主介电层和第一极板之间，或者，电场调节层位于主介电层的顶部，或者，电场调节层分别位于主介电层和第一极板之间、以及主介电层的顶部；在电容区的绝缘层的顶部形成第二极板，第二极板位于第一极板的顶部上方，第二极板、第一极板、以及位于第二极板和第一极板之间的绝缘层用于构成电容结构。提高第一极板和第二极板之间抗击穿能力，提高半导体结构的性能。
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法-CN201910356554.8有效
发明人：周飞 -专利权人： 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2019-04-29 - 公布日： 2023-07-14 - 主分类号： H01L29/06 文献下载
摘要：一种半导体结构及其形成方法，所述形成方法包括：形成基底，所述基底包括二极管区，所述基底包括衬底以及凸出于所述衬底的半导体柱，所述衬底和所述半导体柱内掺杂有第一类型离子；在所述二极管区的衬底和半导体柱的侧壁上形成掺杂层，所述掺杂层内掺杂有第二类型离子，且所述第二类型离子与所述第一类型离子的导电类型不同。本发明实施例有利于提升半导体结构的性能。
半导体结构及其形成方法

[发明专利]一种高压静电保护结构及其形成方法以及一种d-TOF器件-CN202111678107.8在审
发明人：张斯日古楞;阎大勇 -专利权人： 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2021-12-31 - 公布日： 2023-07-11 - 主分类号： H01L27/02 文献下载
摘要：本申请提供一种高压静电保护结构及其形成方法以及一种d‑TOF器件，所述高压静电保护结构包括：逻辑晶圆，所述逻辑晶圆中设置有第一二极管结构，所述第一二极管结构在第一阈值电压下电连通；像素晶圆，所述像素晶圆中设置有第二二极管结构，与所述第一二极管结构串联，所述第二二极管结构在第二阈值电压下电连通；其中，所述第二二极管结构的第一端电连接d‑TOF器件的高压电源端，所述第二二极管结构的第二端电连接所述第一二极管结构的第一端，所述第一二极管结构的第二端电连接所述d‑TOF器件的接地端。本申请的高压静电保护结构可以在封装或打线过程中以及高压电源在上电过程中或电压不稳定情况下保护d‑TOF器件不被损伤。
一种高压静电保护结构及其形成方法以及 tof 器件

[发明专利]一种晶圆分组实验结果的分析系统及分析方法-CN202111641945.8在审
发明人：陈帅功;高静 -专利权人：中芯国际集成电路制造（北京）有限公司;中芯国际集成电路制造（上海）有限公司
申请日： 2021-12-29 - 公布日： 2023-07-11 - 主分类号： G06F16/25 文献下载
摘要：本申请提供一种晶圆分组实验结果的分析系统及分析方法，所述方法包括：对实验数据进行分组，并记录所述实验数据的分组信息；整合所述分组后的实验数据，并分别标记所述实验数据，将所述实验数据生成内部索引表格；获取标记后的所述实验数据中特定数量的差异值，并将所述差异值作为关键数据；将所述实验数据中的任意一种的关键数据与任意另一种实验数据合并，并将所述关键数据作为变量，将所述另一种实验数据作为因变量做相关性分析，并根据所述相关性获取所述另一种实验数据的有效数据。本申请的技术方案，能实现从部分关键数据分析到全参数分析的拓展，能明显缩短半导体晶圆实验结果分析的周期。
一种分组实验结果分析系统方法

[发明专利]半导体结构及测试方法-CN202111647202.1在审
发明人：王丙泉;阎大勇;张斯日古楞;王志高;任惠 -专利权人： 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2021-12-29 - 公布日： 2023-07-11 - 主分类号： H01L21/66 文献下载
摘要：一种半导体结构及测试方法，结构包括：测试主体部，包括第一衬底、第二衬底和深槽隔离结构，第一衬底包括相邻的第一器件区和第二器件区，第一衬底具有第一浓度的第一掺杂离子；第二衬底位于第一器件区和第二器件区的第一衬底上，第二衬底具有第二浓度的第二掺杂离子，其中，第一掺杂离子与第二掺杂离子的导电类型相同，第二浓度小于第一浓度；深槽隔离结构分别贯穿第一器件区和第二器件区的两侧的第二衬底；信号加载部，包括第一互连结构和第二互连结构，第一互连结构位于第一器件区的第二衬底顶部，用于作为第一测试信号加载端；第二互连结构位于第二器件区的第二衬底顶部，用于作为第二测试信号加载端。本发明提高半导体结构的测试精准度。
半导体结构测试方法

[发明专利]晶圆键合结构及其形成方法-CN202111657734.3在审
发明人：唐鹤洹;石强;王志高;高长城 -专利权人： 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2021-12-30 - 公布日： 2023-07-11 - 主分类号： H01L21/60 文献下载
摘要：本申请提供一种晶圆键合结构及其形成方法，所述晶圆键合结构包括：第一半导体衬底以及位于第一半导体衬底上的第一堆叠层，第一堆叠层的顶层为氮化物层或氮氧化物层，第一堆叠层中形成有表面与第一堆叠层的顶面平齐的第一金属键合结构；第二半导体衬底以及位于所述第二半导体衬底上的第二堆叠层，第二堆叠层的顶层为氧化物层，第二堆叠层中形成有表面与第二堆叠层的顶面平齐的第二金属键合结构；其中，第一金属键合结构与第二金属键合结构一一对应键合，且在第一金属键合结构和第二金属键合结构的键合面上，第一金属键合结构的长度和宽度分别小于第二金属键合结构的长度和宽度。本申请的晶圆键合结构具有较好的可靠性和电阻均一性。
晶圆键合结构及其形成方法

[发明专利]封装结构以及封装方法-CN202111659429.8在审
发明人：金吉松 -专利权人： 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2021-12-30 - 公布日： 2023-07-11 - 主分类号： H01L25/065 文献下载
摘要：一种封装结构以及封装方法，封装结构包括：第一芯片，包括相背的第一面和第二面；第一封装层，覆盖第一芯片的侧壁；第二芯片，贴合于第一封装层上，且在平行于第一芯片的第一面的投影面上，第二芯片与第一芯片之间具有重叠区域，第二芯片与第一芯片的第二面相对设置且与第一芯片电连接；第二封装层，位于所述第二芯片露出的所述第一封装层和第二芯片上，且所述第二封装层覆盖所述第二芯片的侧壁。本发明实施例的封装结构中，无需通过芯片桥，便能够实现第二芯片与第一芯片之间的电连接，有利于简化结构，并且缩短第二芯片与第一芯片之前的传输路径，进而提高第一芯片与第二芯片之间的通信速度。
封装结构以及方法

[发明专利]版图结构及其设计方法和系统、数字单元库、设备及介质-CN202111677977.3在审
发明人：郁扬;曾雪松;李若园;蔡燕飞;王代平 -专利权人： 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2021-12-31 - 公布日： 2023-07-11 - 主分类号： H01L27/02 文献下载
摘要：一种版图结构及其设计方法和系统、数字单元库、设备及介质，方法包括：提供多个初始版图层，均包括N型有源区和P型有源区，还包括多个栅极图形；根据各个初始版图层所对应的数字单元分配多个栅极插塞图形，形成不同的多个数字单元版图，包括第一数字单元版图和第二数字单元版图，在每个数字单元版图中，栅极插塞图形至少位于有源区中，栅极插塞图形的布局包括以下一种或多种：第一数字单元版图和第二数字单元版图的N型有源区的栅极插塞图形数量不相等；第一数字单元版图和第二数字单元版图的P型有源区的栅极插塞图形数量不相等。本发明提高数字单元版图设计的灵活性。
版图结构及其设计方法系统数字单元设备介质