“丛密芳”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果22个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件的评估方法-CN201810799311.7有效
发明人：万宁;李科;丛密芳;任建伟;李永强;李浩;宋李梅;黄苒;赵博华;苏畅;杜寰 -专利权人：北京顿思集成电路设计有限责任公司
申请日： 2018-07-19 - 公布日： 2022-12-30 - 主分类号： G06F30/398 文献下载
摘要：本发明提供半导体器件的评估方法，所述半导体器件包括衬底、以及位于所述衬底中的源区、漏区和沟道，所述方法包括如下步骤：获得半导体器件中寄生晶体管的二次击穿等效电路模型，其中，将源区、漏区和沟道分别等效为寄生晶体管的发射区、集电区和基区；根据寄生晶体管的二次击穿等效电路模型计算漏结电容；以及根据漏结电容评估所述半导体器件的可靠性。可根据所述漏结电容评估所述半导体器件抗驻波能力、抗浪涌能力以及防静电放电能力。
半导体器件评估方法

[发明专利]半导体器件的评估方法-CN201810799303.2有效
发明人：万宁;李科;丛密芳;任建伟;李永强;李浩;宋李梅;黄苒;赵博华;苏畅;杜寰 -专利权人：北京顿思集成电路设计有限责任公司
申请日： 2018-07-19 - 公布日： 2022-12-20 - 主分类号： G06F30/398 文献下载
摘要：本发明提供半导体器件的评估方法，所述半导体器件包括衬底、以及位于所述衬底中的源区、漏区和沟道，所述方法包括如下步骤：获得半导体器件中寄生晶体管的二次击穿等效电路模型，其中，将源区、漏区和沟道分别等效为寄生晶体管的发射区、集电区和基区；根据寄生晶体管的二次击穿等效电路模型计算基区寄生电阻；以及根据基区寄生电阻评估所述半导体器件的可靠性。可根据所述基区寄生电阻评估所述半导体器件抗驻波能力、抗浪涌能力以及防静电放电能力。
半导体器件评估方法

[发明专利]一种阻抗匹配电路、射频电路及加热设备-CN202210530265.7在审
发明人： 丛密芳;任建伟;李科;宋李梅;李永强;赵发展 -专利权人：中国科学院微电子研究所
申请日： 2022-05-16 - 公布日： 2022-08-30 - 主分类号： H03H7/38 文献下载
摘要：本发明公开了一种阻抗匹配电路、射频电路及加热设备，涉及电磁波技术领域，阻抗匹配电路包括：容性元件，容性元件用于接收射频信号；可调节电路，可调节电路与容性元件串联连接，可调节电路包括多个可变容性元件和多个可变感性元件，以通过调节多个可变容性元件和多个可变感性元件来调节可调节电路的阻抗。改进的阻抗匹配电路进一步提升匹配的可调范围，增强高频性能，在负载产生变化时，可以实现连续性调节，并且保持其精确度。
一种阻抗匹配电路射频加热设备

[发明专利]半导体器件及其制造方法-CN201811613682.8有效
发明人：万宁;李科;丛密芳;任建伟;李永强;宋李梅;黄苒;赵博华;苏畅;李浩;黄振兴;杜寰 -专利权人：北京顿思集成电路设计有限责任公司
申请日： 2018-12-27 - 公布日： 2022-04-22 - 主分类号： H01L29/78 文献下载
摘要：本申请公开了一种半导体器件及其制造方法，该半导体器件包括：衬底；外延层，位于衬底上；栅介质层，位于外延层上；栅极，位于栅介质层上；源区与漏区，分别位于栅极两侧；漂移区，位于外延层中，并与栅极的一侧相邻，漂移区与漏区位于栅极的同一侧；以及屏蔽环，至少覆盖漂移区与栅极相邻的部分，半导体器件还包括位于漂移区中的第一掺杂区，第一掺杂区与屏蔽环的位置对应，其中，衬底与外延层为第一掺杂类型，源区、漏区、漂移区、以及第一掺杂区为第二掺杂类型，第一掺杂区的掺杂浓度大于漂移区的掺杂浓度。该半导体器件通过在漂移区中设置第一掺杂区从而提高了半导体器件的击穿电压，同时降低了器件的导通电阻，优化了半导体器件的性能。
半导体器件及其制造方法

[发明专利]LDMOS器件及其制造方法-CN201910149287.7有效
发明人：万宁;李科;丛密芳;任建伟;李永强;宋李梅;黄苒;赵博华;苏畅;李浩;黄振兴;杜寰 -专利权人：北京顿思集成电路设计有限责任公司
申请日： 2019-02-28 - 公布日： 2022-02-08 - 主分类号： H01L21/336 文献下载
摘要：公开了一种LDMOS器件及其制造方法，包括形成衬底以及位于衬底上方的外延层，衬底与外延层具有第一导电类型；在外延层中形成下沉区，下沉区至少部分接触衬底；在外延层中形成具有第一导电类型的埋层，埋层覆盖下沉区；在外延层上依次形成栅氧化层以及栅极；在栅极下方形成彼此靠近的具有第二导电类型的漂移区和第一导电类型的沟道区，漂移区远离下沉区；分别在沟道区形成源区，在漂移区形成漏区，源区通过下沉区与衬底连接，埋层形成于栅极靠近源区的一侧。本发明通过光刻注入一中等掺杂浓度的与沟道区导电类型一致的埋层，埋层位于沟道下方并覆盖下沉区，使得寄生晶体管内的基区电阻下降，避免了因寄生晶体管开启烧毁器件。
ldmos 器件及其制造方法

[发明专利]平面螺旋电感及相应的宽带射频功率放大器内匹配电路-CN202111060838.6在审
发明人：任建伟;丛密芳;李科;李永强;宋李梅;赵发展 -专利权人：中国科学院微电子研究所
申请日： 2021-09-10 - 公布日： 2021-12-10 - 主分类号： H01L49/02 文献下载
摘要：本发明提供了一种平面螺旋电感，包括:衬底层；介质层，其形成于所述衬底层上；电感单元，其形成于所述介质层上，形成涡形螺旋线，所述螺旋电感线具有凹槽，本发明在在电感单元上设置凹槽，在不调整平面螺旋电感尺寸的前提下，有效提高了电感的品质因数，本发明还提供了一种宽带射频功率放大器内匹配电路。
平面螺旋电感相应宽带射频功率放大器匹配电路

[发明专利]螺旋电感的制备方法、螺旋电感及无源器件模块-CN202110979650.5在审
发明人：任建伟;李科;丛密芳;李永强;宋李梅;赵发展 -专利权人：中国科学院微电子研究所
申请日： 2021-08-25 - 公布日： 2021-12-03 - 主分类号： H01L49/02 文献下载
摘要：本发明公开了一种螺旋电感的制备方法、螺旋电感及无源器件模块，其中所述方法包括：提供衬底；在所述衬底的表面生长外延层，并在所述外延层的表面沉淀第一介质层；在所述第一介质层之上依次自下而上形成第一金属层、第二介质层、第二金属层和钝化层；在所述第一金属层和所述第二金属层中制备具备预设槽型的螺旋电感槽线。采用本发明，能解决现有技术中电感制造中存在的集成面积大、电感值小等技术问题。
螺旋电感制备方法无源器件模块

[发明专利]一种新型射频功率放大器内匹配电路-CN202111060855.X在审
发明人：任建伟;丛密芳;李科;李永强;宋李梅;赵发展 -专利权人：中国科学院微电子研究所
申请日： 2021-09-10 - 公布日： 2021-12-03 - 主分类号： H03F1/32 文献下载
摘要：本发明提供了一种新型射频功率放大器内匹配电路，包括：输入匹配单元，其能够接收并减少输入信号的损耗；射频晶体单元，其与所述输入匹配单元耦接，以对所述输入信号进行放大，并输出放大后的信号；输出匹配单元，其与所述射频晶体单元耦接，能够接收所述放大后的信号，经阻抗变换后进行选频，得到选频信号并输出，本发明在输出匹配单元内调整内匹配电路，能够在射频功率放大器的二次谐波点形成谐振，降低谐波点的功率性能，使基波处的性能达到最优，实现最大输出功率和最大效率。
一种新型射频功率放大器匹配电路

[实用新型]一种LDMOS器件结构-CN201821139718.9有效
发明人：李科;万宁;丛密芳;任建伟;李永强;黄苒;苏畅;李浩;杜寰 -专利权人：北京顿思集成电路设计有限责任公司
申请日： 2018-07-18 - 公布日： 2019-05-14 - 主分类号： H01L29/78 文献下载
摘要：一种LDMOS器件结构，包括：第一导电类型的衬底，形成在衬底上的第一导电类型的外延层；形成在外延层中的第二导电类型的漂移区；第一导电类型的阱区，自外延层的表面延伸到衬底中；第一导电类型的沟道区，形成在漂移区中并位于漂移区与阱区之间；第二导电类型的源区，位于阱区和沟道区中；以及第二导电类型的漏区，位于漂移区中，位于沟道区上方的栅极，其间形成有栅极绝缘层；其中，自外延层的靠近表面处还形成有沟槽，沟槽部分地覆盖漂移区及沟道区，沟槽填充有氧化物构成的沟槽填充区域。
漂移区第一导电类型沟道区外延层导电类型衬底阱区沟槽填充区域栅极绝缘层表面延伸沟槽填充表面处氧化物漏区源区覆盖

[实用新型]一种LDMOS器件-CN201821139050.8有效
发明人：万宁;李科;丛密芳;任建伟;李永强;黄苒;苏畅;李浩;杜寰 -专利权人：北京顿思集成电路设计有限责任公司
申请日： 2018-07-18 - 公布日： 2019-03-08 - 主分类号： H01L29/78 文献下载
摘要：本实用新型提供了一种LDMOS器件，包括：第一导电类型的衬底和形成在衬底上的第一导电类型的外延层，其特征在于，自外延层表面向下延伸的第二导电类型的漂移区；自外延层表面向下延伸至衬底的第一导电类型的阱区；自外延层表面向下延伸的第一导电类型的沟道区，位于漂移区与阱区之间；第二导电类型的源区，位于阱区与沟道区中；第二导电类型的漏区，位于漂移区中；位于沟道区上方的栅极，其间形成有栅极绝缘层；覆盖漂移区表面及栅极表面的绝缘层；位于绝缘层中部分地覆盖栅极及漂移区的屏蔽环，屏蔽环在邻近栅极侧具有凹陷部。
漂移区第一导电类型外延层表面导电类型向下延伸沟道区衬底阱区绝缘层屏蔽环本实用新型栅极绝缘层栅极表面凹陷部外延层覆盖漏区源区邻近

[发明专利]一种LDMOS器件结构及其制作方法-CN201810791054.2在审
发明人：李科;万宁;丛密芳;任建伟;李永强;黄苒;苏畅;李浩;杜寰 -专利权人：北京顿思集成电路设计有限责任公司
申请日： 2018-07-18 - 公布日： 2019-01-01 - 主分类号： H01L29/78 文献下载
摘要：一种LDMOS器件结构，包括：第一导电类型的衬底，形成在衬底上的第一导电类型的外延层；形成在外延层中的第二导电类型的漂移区；第一导电类型的阱区，自外延层的表面延伸到衬底中；第一导电类型的沟道区，形成在漂移区中并位于漂移区与阱区之间；第二导电类型的源区，位于阱区和沟道区中；以及第二导电类型的漏区，位于漂移区中，位于沟道区上方的栅极，其间形成有栅极绝缘层；其中，自外延层的靠近表面处还形成有沟槽，沟槽部分地覆盖漂移区及沟道区，沟槽填充有氧化物构成的沟槽填充区域。本发明还公开一种制作该LDMOS器件结构的方法。
漂移区第一导电类型沟道区外延层导电类型衬底阱区沟槽填充区域栅极绝缘层表面延伸沟槽填充表面处氧化物漏区源区制作覆盖

[发明专利]一种LDMOS器件及其制作方法-CN201810791043.4在审
发明人：万宁;李科;丛密芳;任建伟;李永强;黄苒;苏畅;李浩;杜寰 -专利权人：北京顿思集成电路设计有限责任公司
申请日： 2018-07-18 - 公布日： 2018-12-07 - 主分类号： H01L29/78 文献下载
摘要：本发明提供了一种LDMOS器件，一种LDMOS器件，包括：第一导电类型的衬底和形成在衬底上的第一导电类型的外延层，其特征在于，自外延层表面向下延伸的第二导电类型的漂移区；自外延层表面向下延伸至衬底的第一导电类型的阱区；自外延层表面向下延伸的第一导电类型的沟道区，位于漂移区与阱区之间；第二导电类型的源区，位于阱区与沟道区中；第二导电类型的漏区，位于漂移区中；位于沟道区上方的栅极，其间形成有栅极绝缘层；覆盖漂移区表面及栅极表面的绝缘层；位于绝缘层中部分地覆盖栅极及漂移区的屏蔽环，屏蔽环在邻近栅极侧具有凹陷部。本发明还提供了一种制作LDMOS器件的方法。
漂移区第一导电类型外延层表面导电类型向下延伸沟道区衬底阱区绝缘层屏蔽环栅极绝缘层栅极表面凹陷部外延层覆盖漏区源区制作邻近

[发明专利]一种射频功率放大器电路-CN201810313400.6在审
发明人：韩月;丛密芳;李科;杜寰 -专利权人：中国科学院微电子研究所
申请日： 2018-04-09 - 公布日： 2018-09-04 - 主分类号： H03F1/56 文献下载
摘要：一种射频功率放大器电路，包括：输入匹配电路、输出匹配电路、输入端偏置电路、输出端偏置电路和稳定电路，其特征在于，所述输入匹配电路和所述稳定电路依次串联在信号源端和射频功率放大器件的输入端之间，所述输出匹配电路连接在射频功率放大器件的输出端和负载端之间，所述输入端偏置电路与射频功率放大器件的输入端相连，所述输出端偏置电路与射频功率放大器件的输出端相连，其中所述稳定电路为R‑C并联电路。本发明可以降低低频正反馈，改善低频稳定性，保持高频增益。
射频功率放大器偏置电路输入端稳定电路输出端射频功率放大器电路输出匹配电路输入匹配电路低频稳定性输出端相连并联电路高频增益信号源端依次串联负载端正反馈

[发明专利]一种匹配电路确定方法及负载牵引系统-CN201510019247.2有效
发明人： 丛密芳;任建伟;李科;杜寰 -专利权人：上海联星电子有限公司
申请日： 2015-01-14 - 公布日： 2018-04-03 - 主分类号： H03F1/56 文献下载
摘要：本发明涉及射频微波设计、测量领域，提供了一种匹配电路确定方法及负载牵引系统，以解决现有技术中无法准确设计出高功率的功率放大器的匹配电路的技术问题。该方法应用于负载牵引系统，该系统中设置有被测器件，被测器件的第一端连接有第一测试夹具，第一测试夹具外侧连接有第一调谐器，被测器件的第二端连接有第二测试夹具，第二测试夹具外侧连接有第二调谐器，方法包括控制第二调谐器连接于第二测试夹具的第一阻抗值所在位置；将第一测试夹具替换为第一匹配电路；分别检测获得负载牵引系统的多个参数值；从多个参数值中确定出满足预设条件的第一参数值。达到了能够准确设计出高功率的功率放大器的匹配电路的技术效果。
一种匹配电路确定方法负载牵引系统

[发明专利]一种射频横向扩散金属氧化物半导体版图结构-CN201410160518.1有效
发明人：李赛;李科;丛密芳;杜寰 -专利权人：上海联星电子有限公司
申请日： 2014-04-21 - 公布日： 2017-06-30 - 主分类号： H01L27/02 文献下载
摘要：本发明属于半导体器件技术领域，公开了一种射频横向扩散金属氧化物半导体版图结构，包括栅指单元、漏指单元以及横向扩散金属氧化物半导体LDMOS；LDMOS的栅极端与栅指单元相连，漏极端与漏指单元相连；漏指单元包括漏指基底以及用于管脚连接的漏端延伸结构；栅指单元包括多个栅指基底以及其延伸结构，用于管脚连接的管脚连接件；管脚连接件呈梳齿形；呈梳齿形的管脚连接件顶端与栅指基底相连，且连接点位于呈梳齿形的管脚连接件的顶部中心位置；管脚连接件的梳齿状延伸结构与LDMOS的栅极端相连；漏端延伸结构与LDMOS的漏极端相连。本发明通过对称设置的栅指单元降低寄生电感电阻的影响，改善电压分布；同时优化信号相位同步率，提高芯片效率。
一种射频横向扩散金属氧化物半导体版图结构

1
2
下一页»
尾页
共 22 条