“H03M1/20”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果26个，建议您升级VIP下载更多相关专利

[发明专利]基数为4的折叠内插高速模数转换器-CN201610945690.7有效
发明人：周磊;陈冬梅 -专利权人：苏州迅芯微电子有限公司
申请日： 2016-10-26 - 公布日： 2023-10-13 - 主分类号： H03M1/20 文献下载
摘要：本发明提供一种基数为4的折叠内插高速模数转换器，包括第一比较器单元、第二比较器单元、模拟处理器单元以及至少两级折叠内插单元，其中，至少两级折叠内插单元中的每级折叠内插单元分别包括折叠放大器和内插网络，各折叠放大器的折叠因子均为4，各内插网络的内插因子均为4。本发明通过设置至少两级折叠内插单元，且折叠因子和内插因子均为4，从而简化了折叠内插ADC系统的结构，且由于ADC输出的每一比特对应的量化曲线都是2的幂次，因此折叠曲线和量化曲线有着自然对应的关系，因此，不仅简化了低位的编码，还省略了高位的粗量化，同时提高了系统的精度和速度、避免过多增加规模和功耗导致的不稳定因素。
基数折叠内插高速转换器

[发明专利]一种自适应的高速SAR-ADC转换时间完全利用电路及方法-CN201910195968.7有效
发明人：危长明;陈良生;罗志国;李俊;夏建宝;杨楠 -专利权人：上海胤祺集成电路有限公司
申请日： 2019-03-15 - 公布日： 2023-06-30 - 主分类号： H03M1/20 文献下载
摘要：本发明公开了一种自适应的高速SAR‑ADC转换时间完全利用的电路及方法，当ADC进入保持模式时，clk_vcm升高，触发器DFF1将电阻R1上一次控制位与需要调整的控制位之和，输出到当前电阻R1的控制位，保证当前的比较次数等于n；clk_vcm上升沿经过延迟后，将计数器复位；进入比较模式后，计数器对当前的比较次数计数；对于nbit带冗余的ADC，需要进行n次比较，如果前一次进行了m次比较，则当前需要的比较次数为Yn＝Y(n‑1)+m–n。本发明通过对比较次数计数，再进行自适应调整比较次数的方法，使ADC在整个转换周期内进行准确的n次比较，降低转换误差。在ADC转换速率改变的情况下，可以实时跟踪，提高转换速率；另外本发明与工艺、电源电压以及温度变化无关，可靠性高。
一种自适应高速 sar adc 转换时间完全利用电路方法

[发明专利]流水线逐次逼近型模数转换器、集成电路和电子设备-CN202111407728.2在审
发明人：李登全;毛恒辉;丁学伟 -专利权人：深圳市中兴微电子技术有限公司
申请日： 2021-11-24 - 公布日： 2023-05-26 - 主分类号： H03M1/20 文献下载
摘要：本发明提供一种流水线逐次逼近型模数转换器、集成电路和电子设备，所述流水线逐次逼近型模数转换器包括：第一级逐次逼近模数转换器、级间增益放大器、第二级逐次逼近模数转换器和数字编码单元。本发明实施例在第二级逐次逼近模数转换器中的第二数模转换器设置增益减半电容，且该增益减半电容的电容值为第二数模转换器中其余电容的电容值之和，这样能够实现两级结构的级间增益减半技术，降低级间增益放大器的增益，而第二级逐次逼近模数转换器的正向参考电压与第一级逐次逼近模数转换器的正向参考电压保持一致，而不发生减半，有效降低功耗和提高转换速度，并且能够适应深亚微米CMOS工艺。
流水线逐次逼近型模数转换器集成电路电子设备

[发明专利]模数转换器-CN201811611557.3有效
发明人：陈科纶;唐飞扬;朱军辉;孙钰;汝长海 -专利权人：江苏集萃微纳自动化系统与装备技术研究所有限公司
申请日： 2018-12-27 - 公布日： 2023-03-10 - 主分类号： H03M1/20 文献下载
摘要：本发明公开了一种模数转换器。本发明一种模数转换器，包括：由硬件加法器和比例放大器；所述硬件加法器包括两个DAC芯片；数字信号经过所述DAC芯片被转化成电流信号，所述电流信号被引入外接一个线性运算放大器后被转换成相应的模拟电压信号，所述模拟电压信号经过比例放大器后被转化成实际控制需要的电压；所述比例放大器针对硬件加法器产生的电压进行比例放大以达到实际控制需要的电压。有益效果：1.在一定程度上降低了系统噪声，提高了测量的有效位数，将DAC有效位数提高到实际上的32位；2.新的32位高分辨率的DAC在PCB板的布线方面相对容易。
转换器

[发明专利]一种提高AD分辨率的信号处理电路及其方法-CN202210520581.6在审
发明人：周迭辉;方志明;吕霞 -专利权人：珠海博威电气股份有限公司
申请日： 2022-05-13 - 公布日： 2022-08-30 - 主分类号： H03M1/20 文献下载
摘要：本发明提供一种提高AD分辨率的信号处理电路及其方法，该电路包括连接于传感器、AD模数转换器之间的信号处理单元，该单元为由四个运放组成的四极运算放大电路，第一运放、第二运放、第三运放、第四运放的同相输入端均接Ui，第一运放的反相输入端接3/4Ur，第二运放的第一路反相输入接1/2Ur，第二运放的第二路反相输入接节点b，第三运放的第一路反相输入接1/4Ur，第三运放的第二路反相输入接节点d，第三运放的第三路反相输入接节点c，第四运放的第一路反相输入接节点e，第四运放的第二路反相输入接节点d，第四运放的第三路反相输入接节点c。本发明解决了现有技术中管转换速率低、成本高、供货紧张等问题，实现了高分辨率高精度AD采样，降低了成本。
一种提高 ad 分辨率信号处理电路及其方法

[发明专利]一种基于ADC电路的信号数字化方法和装置-CN202210526715.5在审
发明人：张智;韩啸;唐荣昭 -专利权人：苏州芈图光电技术有限公司
申请日： 2022-05-16 - 公布日： 2022-08-26 - 主分类号： H03M1/20 文献下载
摘要：本发明公开了一种基于ADC电路的信号数字化方法，包括：将待转换的模拟信号输入至ADC电路，经ADC电路一次转换处理后，输出第一次ADC输出值Mi；根据输出值Mi的高输出位的取值调整ADC电路的最低有效位，当输出值Mi的高几位输出位的取值均为0，将ADC电路的最低有效位调低；将待转换的模拟信号再次输入至ADC电路，输出第i+1次ADC输出值Mi+1；结合所有ADC输出值，输出最终的信号转换结果以及调整后的最低有效位。本发明能够在不增加ADC电路面积的前提下，提高小信号ADC的精度。
一种基于 adc 电路信号数字化方法装置

[发明专利]一种模数转换方法、模数转换器及微控制系统-CN202110265881.X有效
发明人：何川;王翔;刘吉平 -专利权人：深圳市航顺芯片技术研发有限公司
申请日： 2021-03-11 - 公布日： 2022-04-22 - 主分类号： H03M1/20 文献下载
摘要：本发明提供了一种模数转换方法、模数转换器及微控制系统，所述模数转换方法包括：由模数转换器直接将模拟信号转换为数字电压值；由主控器获取所述数字电压值，并根据所述数字电压值进行系统响应。本发明通过模数转换器直接将模拟信号转换为数字电压值，使得主控器能够直接获取数字电压值进行运算，解放了主控器的算力，提高了计算速率。
一种转换方法转换器控制系统

[发明专利]双倍数据速率内插模数转换器-CN202111350369.1在审
发明人：金莫·科利 -专利权人：华为技术有限公司
申请日： 2017-01-31 - 公布日： 2022-03-08 - 主分类号： H03M1/20 文献下载
摘要：一种双倍数据速率比较器，包括双倍数据速率比较器核心，所述比较器核心用于在所述比较器核心的时钟输入的单个时钟周期内的每个上升沿和下降沿期间将输入信号的电压与参考信号进行比较；及一种双倍数据速率置位复位触发器电路，所述置位复位触发器电路包括连接至所述双倍数据速率比较器核心的相应输出的置位输入和复位输入，所述置位复位触发器电路用于在所述单个时钟周期的所述上升沿和所述单个时钟周期的所述下降沿期间执行置位复位操作。
双倍数据速率内插转换器

[发明专利]双倍数据速率内插模数转换器-CN201780085287.4有效
发明人：金莫·科利 -专利权人：华为技术有限公司
申请日： 2017-01-31 - 公布日： 2021-11-19 - 主分类号： H03M1/20 文献下载
摘要：一种双倍数据速率比较器，包括双倍数据速率比较器核心，所述比较器核心用于在所述比较器核心的时钟输入的单个时钟周期内的每个上升沿和下降沿期间将输入信号的电压与参考信号进行比较；及一种双倍数据速率置位复位触发器电路，所述置位复位触发器电路包括连接至所述双倍数据速率比较器核心的相应输出的置位输入和复位输入，所述置位复位触发器电路用于在所述单个时钟周期的所述上升沿和所述单个时钟周期的所述下降沿期间执行置位复位操作。
双倍数据速率内插转换器

[发明专利]测量传输曲线跳变高度的多位分辨率子流水线结构-CN201910454948.7有效
发明人：刘涛;王健安;王育新;胡盛东;俞宙;邓民明;徐代果;刘璐;付东兵;罗俊;王旭;王妍 -专利权人：中国电子科技集团公司第二十四研究所
申请日： 2019-05-29 - 公布日： 2021-08-31 - 主分类号： H03M1/20 文献下载
摘要：本发明提供一种测量传输曲线跳变高度的多位分辨率子流水线结构，包括：一分辨率为n位的子模数转换器，用于对输入的模拟电压信号进行量化输出数字电压信号；一分辨率为n位的子数模转换器，用于将子模数转换器输出的数字电压信号转换成相应的模拟电压信号；一分辨率为n位的译码器，其用于对n位二进制输入信号进行译码，及一开关电容放大单元，用于当其处于正常模式时，对输入的模拟电压信号进行采样和残差放大；当其处于测试模式时，测量传输曲线在每个判决电平处所对应的跳变高度。本发明可在2n个时钟周期完成传输曲线高度的测量，测量速度快；将测量结果送入A/D转换器后端数字域进行校正，可提升A/D转换器线性度10‑15dB。
测量传输曲线高度分辨率流水线结构

[发明专利]一种具有降低回扫噪声的双倍数据速率时间内插量化器-CN201780085304.4有效
发明人：金莫·科利 -专利权人：华为技术有限公司
申请日： 2017-01-31 - 公布日： 2021-06-01 - 主分类号： H03M1/20 文献下载
摘要：一种闪存ADC，包含第一、第二及第三双倍数据速率比较器核心，其用于在比较器时钟的单个时钟周期内的上升沿及下降沿中的每一个期间，确定输入至所述比较器核心的第一差分输入信号的相对电压。耦合至所述第三比较器核心的反相比较器时钟降低回扫噪声。所述ADC包含第一与第二浮动电压参考，其用于将差分比较器输入的电压偏移固定量，及产生第一和第二差分输入信号。所述第三比较器核心交叉耦合在所述第一和第二比较器核心之间。
一种具有降低噪声双倍数据速率时间内插量化

[发明专利]基于二阶跟踪环的插值系统及方法-CN202011186449.3在审
发明人：姜波 -专利权人：重庆睿歌微电子有限公司
申请日： 2020-10-30 - 公布日： 2021-02-09 - 主分类号： H03M1/20 文献下载
摘要：本发明揭示了一种基于二阶跟踪环的插值系统及方法，所述插值系统包括：第一积分器、第二积分器、第一加法器、第二加法器、第一插值器、第二插值器、除法器、Ki、Kp及延时电路。本发明提出的基于二阶跟踪环的插值系统及方法，将跟踪环和插值器结合，代替传统设计中复杂的数字滤波器和插值器，可降低系统的复杂度，降低成本。此外，本发明在反馈支路上插入的延时模块，可以精准地控制延时补偿量，而不像传统设计的复杂延时补偿而又易受输入信号噪声影响。
基于跟踪系统方法

[发明专利]一种过采样模数转换器-CN201711117300.8有效
发明人：幸新鹏;李冬梅;王志华 -专利权人：清华大学深圳研究生院
申请日： 2017-11-13 - 公布日： 2020-10-30 - 主分类号： H03M1/20 文献下载
摘要：本发明公开了一种过采样模数转换器，包括连接形成环路的减法器、环路滤波器、量化器和反馈数模转换器；过采样模数转换器还包括2B‑1个数字抖动模块，各个数字抖动模块均包括数字抖动信号产生电路、数字滤波器、第一数字加法器，第二数字加法器；各个数字抖动模块均按照如下方式连接：针对第i个数字抖动模块，数字抖动信号产生电路用于产生一位具有随机性的数字抖动信号，第一数字加法器用于将数字抖动信号加入到反馈数模转换器的第i个反馈输入中；数字滤波器的输入端接收数字抖动信号；第二加法器用于将数字滤波器的输出加入到量化器的第i个输出中。本发明的过采样模数转换器，其线性度较好，且面积和功耗也较小，稳定性也较强。
一种采样转换器

[发明专利]一种多级折叠内插型模数转换器及其译码方法-CN201611221941.3有效
发明人：刘华森;吴旦昱;武锦;周磊;刘新宇 -专利权人：中国科学院微电子研究所
申请日： 2016-12-26 - 公布日： 2020-04-21 - 主分类号： H03M1/20 文献下载
摘要：本发明公开了一种多级折叠内插型ADC及其译码方法，本级译码结构对上一级译码结构的折叠曲线进行折叠内插，并利用权重加法器对上一级译码结构的输出值乘以奇数倍加权，利用级间加法器对本级译码结构的译码结果和本级权重加法器的输出值求和，求和结果作为本级译码结构的输出值传输到下一级译码结构，最后一级译码结构的输出值为模数转换结果。译码方法利用自身多级流水线架构的模式，采用流水线形式的译码。每一级的译码乘以相应权重后相加，再经过一个十进制转二进制的逻辑即可完成最终的量化。本发明利用流水线节省了译码的周期，能够很大程度的简化译码电路的复杂程度，可有效解决由于奇数无法简化成2N的形式而造成译码过于困难的问题。
一种多级折叠内插型模数转换器及其译码方法

[发明专利]一种高精度模数转换器-CN201911423771.0在审
发明人：乔东海;齐敏;孙泉;马玉良 -专利权人：江苏集萃微纳自动化系统与装备技术研究所有限公司
申请日： 2019-12-31 - 公布日： 2020-04-17 - 主分类号： H03M1/20 文献下载
摘要：本发明公开了一种高精度模数转换器，包括：粗量化器模块，其提取输入信号中的大信号电压，并将所述大信号电压转换成第一数字信号；优先编码模块，其与粗量化器模块连接，所述优先编码模块将所述第一数字信号优先编码得到M位数字信号；减法模块，其与粗量化器模块连接，所述减法模块以所述粗量化器模块输出的大信号电压作为共模电压，所述共模电压与输入信号作差得到残余差小信号，并将所述残余差小信号放大；SAR‑ADC模块，其与减法模块连接，所述SAR‑ADC模块将放大后的残余差小信号转换成N位数字信号。本发明将大信号与残余差小信号分开检测，扩展了输入动态范围，提高了模数转换器的精度，降低了SAR‑ADC的复杂性。
一种高精度转换器

1
2
下一页»
尾页
共 26 条