专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果511个,建议您升级VIP下载更多相关专利
  • [发明专利]非交叠时钟信号产生电路-CN202210984557.8在审
  • 赵天昊;肖飞;于翔 - 骏盈半导体(上海)有限公司
  • 2022-08-17 - 2022-12-09 - H03K5/156
  • 本发明公开了一种非交叠时钟信号产生电路,包括第一时钟电路,用于根据输入时钟信号的同相信号对第一节点和第二节点进行充放电,并将第一节点电压和第二节点电压转换成方波信号,以得到第一时钟信号;以及第二时钟电路,用于根据输入时钟信号的反相信号对第三节点和第四节点进行充放电,并将第三节点电压和第四节点电压转换成方波信号,以得到第二时钟信号,其中,通过设置第一时钟电路的第一节点电压和第二节点电压与第二时钟电路的第三节点电压和第四节点电压之间的充放电速度差异来实现第一时钟信号和第二时钟信号的相位不交叠,从而可以在降低电路复杂度以及减小电路规模的基础上产生非交叠时钟信号。
  • 交叠时钟信号产生电路
  • [发明专利]一种多路扇出电路以及时钟驱动器-CN202210934578.9在审
  • 赵鹏;宋阳;韩文涛;田永刚;周唯晔;谢炜 - 深圳市国微电子有限公司
  • 2022-08-04 - 2022-12-02 - H03K5/15
  • 本申请公开了一种多路扇出电路以及时钟驱动器,涉及时钟驱动器领域,包括:放大电路、偏置电路以及多个LVPECL输出电路,偏置电路分别与放大电路以及每个LVPECL输出电路连接,用于提供电流偏置和开关信号。LVPECL输出电路包括镜像对称的两个转换电路。放大电路连接LVPECL输出电路,用于将差分输入信号进行放大处理并输出第一电平标准信号和第二电平标准信号。LVPECL输出电路用于将第一电平标准信号和第二电平标准信号转换为第一输出信号和第二输出信号。本申请可以实现将一组差分输入信号转换为多路高速数据输出的功能,且由于两个转换电路镜像对称设置,可以使每个转换电路输出的信号作为时钟信号时实现低偏斜。
  • 一种多路扇出电路以及时钟驱动器
  • [发明专利]一种多组多相位协同的非交叠时钟发生电路-CN202211067278.1在审
  • 刘琦;杨建;曹珂 - 南京芯惠半导体有限公司
  • 2022-09-01 - 2022-11-29 - H03K5/15
  • 一种多组多相位协同的非交叠时钟发生电路,包括:全局输入时钟模块,用于生成并输出单向传输时钟信号;全局时钟延迟链,接收所述单向传输时钟信号,分别输出不同延时的前向传输时钟信号和返回传输时钟信号;多个本地异或门的每一个,分别接收所述前向传输时钟信号和所述返回传输时钟信号,生成并输出非交叠短脉冲信号;多个本地多相非交叠时钟发生模块的每一个,分别接收不同延时的所述单向传输时钟信号和相对应的本地异或门发送的非交叠短脉冲信号,生成多相非交叠时钟信号。本发明解决了多组多相时钟并行传输到芯片上不同位置时所面临的时序竞争问题。
  • 一种多相协同交叠时钟发生电路
  • [发明专利]多相位延时控制电路-CN202211023478.7在审
  • 杨晨;张维维;贾孟尧 - 骏盈半导体(上海)有限公司
  • 2022-08-25 - 2022-11-29 - H03K5/156
  • 本公开的实施例提供一种多相位延时控制电路,其中,多相位延时控制电路包括:缓慢开启控制电路、快速开启控制电路、或门、RS触发器,所述第i相位的脉宽调制信号通过所述缓慢开启控制电路和所述快速开启控制电路中设置的不同延时后,传输给所述RS触发器得到第i+1相位的脉宽调制信号。解决了在负载切换时现有的多相位延时控制电路在固定的开关频率下造成输出电压明显跌落,影响系统瞬态响应的问题。
  • 多相延时控制电路
  • [实用新型]一种容易调整输出占空比的软启动电路-CN202221395804.2有效
  • 不公告发明人 - 上海鑫雁微电子股份有限公司
  • 2022-05-27 - 2022-11-29 - H03K5/156
  • 本实用新型提供了一种容易调整输出占空比的软启动电路,包括:总时钟、计数器A、计数器B和输出部分,所述总时钟的输入端与基础时钟相连,所述总时钟的输出端与所述计时器A的输入端连接,本实用新型提供一种软启动的实现方法,这种方法原理简单,使用两个计数器(周期较长的计数器A和周期较短的计数器B)可以轻易控制输出的占空比。计数器B的值为0到63不停地循环,B小于A时输出为1。计数器A的值直接反映当前的占空比,通过操作计数器A的值就可以控制输出的占空比。给计数器A接入一个周期较长的时钟,使计数器A缓慢增大,就可以在OUT脚得到占空比不断增大的矩形波(PWM),有效电压就从0平滑地上升到额定电压。
  • 一种容易调整输出启动电路
  • [发明专利]一种适用于宽频率范围的高精度自适应时钟电路-CN202211055566.5在审
  • 崔玉强;单伟伟 - 东南大学
  • 2022-08-31 - 2022-11-25 - H03K5/156
  • 本发明公开一种适用于宽频率范围的自适应时钟电路,为自适应电压频率调节系统提供高精度的用于时钟拉伸的参考时钟,属于基本电子电路的技术领域。该电路包括时间数字转换器,可配置延迟链和码对码转换器三个部分。这三个部分的组合形成闭环负反馈调节,具有自适应时钟的功能。本发明采用了三种技术来实现超高精度:1)提出了一种多级电路级联的可配置延时链来拓宽其工作频率的范围。2)提出了一种超微调反相器单元来实现超精细的延时调整。3)提出了一种码对码转换器以实现配置码的快速转换。最终实现了自适应匹配时钟信号的频率和相位,并输出等相位差的推迟时钟。结果显示,该电路在精度上具有显著的优势。
  • 一种适用于宽频范围高精度自适应时钟电路
  • [发明专利]一种可调节延时电路和电子设备-CN202211003512.4在审
  • 严波;许强;王悦 - 普源精电科技股份有限公司
  • 2022-08-19 - 2022-11-22 - H03K5/156
  • 本申请公开了一种可调节延时电路和电子设备,属于电子电路技术领域。其中,所述电路包括:第一调节模块,包括第一输入端和控制输出端;第二调节模块,包括第二输入端和第一输出端;第三调节模块,包括第三输入端和第二输出端;延时模块,包括:信号输入端,用于接收目标差分信号对;选通信号输入端,与所述控制输出端连接,用于接收所述控制选通信号;第一控制端,用于接收所述第一对差分信号;第二控制端,用于接收所述第二对差分信号;所述延时模块用于根据输入的所述控制选通信号、所述第一对差分信号和所述第二对差分信号对所述目标差分信号对进行延时;信号输出端,用于输出经所述延时模块延时后的目标差分信号对。
  • 一种调节延时电路电子设备
  • [发明专利]峰值比较器电路系统-CN202180026207.4在审
  • 塞巴斯蒂安·普瓦里埃 - AMS-欧司朗有限公司
  • 2021-03-22 - 2022-11-18 - H03K5/1532
  • 峰值比较器电路系统(1)包括差分放大器电路(100)和比较器电路(200),所述差分放大器电路(100)具有输出节点(O100)以响应于输入信号(Vin)与参考信号(Vref1)的差的放大而产生差分放大器输出信号(Out1),而比较器电路(200)具有输出节点(O200)以产生比较器输出信号(Out2)。所述峰值比较器电路系统(1)的反馈路径(FP)设置在比较器电路(200)的输出节点(O200)和差分放大器电路(100)的输出节点(O100)之间。所提出的峰值比较器电路系统(1)允许低电压供电、低电流消耗和快速输出有效性。
  • 峰值比较电路系统
  • [发明专利]占空比调整电路、调整方法及存储器-CN202211006131.1在审
  • 张亚南 - 长鑫存储技术有限公司
  • 2022-08-22 - 2022-11-18 - H03K5/156
  • 本公开实施例提供一种占空比调整电路、调整方法及存储器。其中,占空比调整电路包括第一调整模块和第二调整模块,其中,所述第一调整模块的输出端与所述第二调整模块的输入端连接;第一调整模块,用于:基于第一占空比控制信号集,调整第一时钟信号的上升沿时间或下降沿时间并反相所述第一时钟信号,以得到第二时钟信号;第二调整模块,用于:基于第二占空比控制信号集,调整所述第二时钟信号的下降沿时间或上升沿时间并反相所述第二时钟信号,以得到目标时钟信号;其中,所述第一调整模块和所述第二调整模块结构相同,所述第二占空比控制信号集中的信号与所述第一占空比控制信号集中的信号互补。
  • 调整电路方法存储器
  • [发明专利]热头驱动用集成电路和热头驱动用集成电路的制造方法-CN202210496488.6在审
  • 若林悠仁 - 艾普凌科有限公司
  • 2022-05-09 - 2022-11-11 - H03K5/156
  • 本发明涉及热头驱动用集成电路和热头驱动用集成电路的制造方法。热头驱动用集成电路经由数据信号传送时钟信号的IC内部布线的信号不失真而可保持信号的占空比。一种热头驱动用集成电路和切断电阻电路的熔断器的热头驱动用集成电路的制造方法,该热头驱动用集成电路具有:数据信号传送时钟信号的输入端子和输出端子;IC内部布线,其配置在输入端子与输出端子之间;占空比校正电路,其与输出端子连接,占空比校正电路具有第一个第1导电型MOS晶体管、第二个第1导电型MOS晶体管、第一个第2导电型MOS晶体管、第二个第2导电型MOS晶体管、具有并联连接的第1电阻和第1熔断器的第1电阻电路、具有第2电阻和第2熔断器的第2电阻电路。
  • 驱动集成电路制造方法
  • [发明专利]最小脉冲宽度保证-CN201780077945.5有效
  • B.S.阿贝特 - 斯兰纳亚洲有限公司
  • 2017-12-15 - 2022-11-08 - H03K5/156
  • 公开了涉及脉冲信号的各种方法和装置。示例性最小脉冲宽度(MPW)电路包括第一逻辑电路和第二逻辑电路。所述第一逻辑电路的第一输入连接到所述MPW电路的输入。所述第二逻辑电路的第一输入通信地耦接到所述第一逻辑电路的输出。所述MPW电路还包括:MPW滤波电路,所述MPW滤波电路通信地耦接到所述第二逻辑电路的输出;单触发电路,所述单触发电路通信地耦接到所述最小脉冲宽度滤波电路的输出并位于第一反馈路径上;以及另一单触发电路,所述另一单触发电路通信地耦接到所述最小脉冲宽度滤波电路的所述输出并位于第二反馈路径上。所述第一逻辑电路的第二输入在所述第一反馈路径上。所述第二逻辑电路的第二输入在所述第二反馈路径上。
  • 最小脉冲宽度保证

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top