“H03K5/15”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果511个，建议您升级VIP下载更多相关专利

[发明专利]占空比纠正电路及芯片-CN202210038381.7在审
发明人：方海彬;唐东升 -专利权人：合肥格易集成电路有限公司
申请日： 2022-01-13 - 公布日： 2023-07-25 - 主分类号： H03K5/156 文献下载
摘要：本发明提供了一种占空比纠正电路及芯片，在相邻两个比较周期中，使得比较器的第一输入端和第二输入端的电压调换(或者说翻转)，或者使得第一电荷泵模块的输入端和第二电荷泵的输入端的时钟信号调换(或者说翻转)，由此使比较器的两个输入端的输入失调对时钟高低电平的影响相同，消除了占空比调整的固有误差，最终得到占空比更均衡的时钟信号。
纠正电路芯片

[发明专利]占空比纠正电路及芯片-CN202210058526.X在审
发明人：方海彬;唐东升 -专利权人：合肥格易集成电路有限公司
申请日： 2022-01-13 - 公布日： 2023-07-25 - 主分类号： H03K5/156 文献下载
摘要：本发明提供了一种占空比纠正电路及芯片，增加了预充模块，能够在比较器的每次比较结束后，将电容预充到预定电压，由此能够缩短电荷泵模块对两个充放电节点的充电时间，使得两个充放电节点输出的模拟电压能在下次比较时快速达到比较器能够进行比较的输入电压值，缩短了比较器每次比较所需的启动时间，且使得占空比纠正电路本身环路的响应时间和稳定时间均得以缩短，最终提高了时钟占空比校准效率，有利于信号的传输速率的提高。
纠正电路芯片

[发明专利]分频时钟相位同步的方法、电路及电子装置-CN202210522651.1在审
发明人：赵可卿;吴志宏;萧博文;刘周伦 -专利权人：智原科技股份有限公司
申请日： 2022-05-13 - 公布日： 2023-07-25 - 主分类号： H03K5/15 文献下载
摘要：本发明提供一种用来在一多分频时钟系统中进行分频时钟相位同步的方法、相关的同步控制电路、同步控制子电路及电子装置。该方法可包含：依据一来源时钟进行分频操作以产生一第一分频时钟及一第二分频时钟；依据该第二分频时钟对该第一分频时钟进行相位关系检测以产生一相位关系检测结果信号；对一第一相位选择结果输出信号及该相位关系检测结果信号进行一逻辑操作以产生一第二相位选择结果输出信号；以及依据该第二相位选择结果输出信号输出该第二分频时钟以及该第二分频时钟的一反相信号的其中之一，以供一物理层电路进一步使用。
分频时钟相位同步方法电路电子装置

[实用新型]一种预充电峰值保持电路-CN202320536282.1有效
发明人：张新;白洪超 -专利权人：青岛艾诺仪器有限公司
申请日： 2023-03-20 - 公布日： 2023-07-21 - 主分类号： H03K5/153 文献下载
摘要：本实用新型属于脉冲法测量局部放电视在电荷领域，涉及一种预充电峰值保持电路，输入电压Ui分别输入电容C2一端和运算放大器U5正输入端。C2另一端分别接运算放大器U4正输入端和电阻R5一端，R5另一端接地，二极管D2输入端和电阻R6一端分别接U4负输入端，电阻R6另一端分别接运算放大器U6负输入端和输出端以及电阻R7一端，U4输出端分别接N‑CHANNEL开关Q3和二极管D2输出端。R7另一端和二极管D3输入端分别接运算放大器U5负输入端，U5输出端分别接D3输出端和CHANNEL开关Q4。电容C3一端接U6的正输入端，C3另一端接地，N‑MOS开关Q5漏极D接C3正极，源极S接地。本实用新型在正弦波1/4周期内充电到电压最大值，能提高峰值保持电路电压。
一种充电峰值保持电路

[发明专利]一种采样保持电路-CN201911001665.3有效
发明人：卢萍;张俊亭;张兴;徐泽锋;陈强;董宇;王玉宝;丁帅;候飞 -专利权人：上海空间电源研究所
申请日： 2019-10-21 - 公布日： 2023-07-14 - 主分类号： H03K5/153 文献下载
摘要：本发明实施例提供了一种采样保持电路，包括采样保持模块、模式选择模块、脉冲发生模块、计数模块和复位模块，其中，采样保持模块分别与直流正向电源、第一滤波电容的一端、模式选择模块、直流负向电源、脉冲发生模块中的与非门的第一输入端和复位模块连接；模式选择模块分别与直流正向电源和与非门的第一输入端连接；脉冲发生模块分别与直流正向电源和计数模块连接；计数模块与复位模块连接；复位模块与计数模块中的与门的第一单元输出端连接；与门和与非门均是采用集成芯片制成的。本发明实施例可以减小电路体积，提高功率密度，具有良好的灵敏性与线性特性，并且，通过脉冲与计数器定时，可实现任意时间的信号保持，增加了信号输出的可靠性。
一种采样保持电路

[发明专利]基于时钟标定的可调时间三模冗余时钟产生的系统及方法-CN202110663155.3有效
发明人：李海松;岳红菊;高利军;赵雁鹏;蒋轶虎;杨博;党秋实 -专利权人：西安微电子技术研究所
申请日： 2021-06-15 - 公布日： 2023-07-11 - 主分类号： H03K5/153 文献下载
摘要：本发明公开基于时钟标定的可调时间三模冗余时钟产生的系统及方法，本发明针对普通时间三模冗余结构中三路时钟间隔受到工艺、电压和温度影响变化大的问题，提出一种利用系统时钟信号标定的可调时间三模冗余时钟产生方法，实现不同应用环境和场景下三模时钟时间间隔的精确设置，缓解工艺、电压和温度对三模时钟间隔时间的影响，可以进一步提高超大规模集成的工作频率和性能。
基于时钟标定可调时间冗余产生系统方法

[发明专利]参考时钟占空比校准电路-CN201880094456.5有效
发明人：杨祎;闵卿;陈东海 -专利权人：华为技术有限公司
申请日： 2018-06-15 - 公布日： 2023-07-11 - 主分类号： H03K5/156 文献下载
摘要：本发明公开了一种参考时钟占空比校准电路，该电路包括低噪声低压差稳压器、振荡电路、占空比调节电路和占空比校准电路。参考时钟占空比校准电路的占空比检测电路检测占空比调节电路输出的参考时钟信号的占空比，当确定该参考时钟信号的占空比偏离预设占空比时，上述占空比检测电路调整其输出信号的幅值，通过数模转换电路的输出电压和低噪声低压差稳压器的输出电压以调节占空比调节电路输出的参考时钟信号的占空比。采用本发明的参考时钟占空比校准电路能够有效改善参考时钟的噪声，提高通信性能。
参考时钟校准电路

[发明专利]一种多延时模式的延时脉冲生成电路-CN202310094782.9在审
发明人：于春香;李金宝;高慧 -专利权人：中国兵器工业集团第二一四研究所苏州研发中心
申请日： 2023-02-10 - 公布日： 2023-07-07 - 主分类号： H03K5/15 文献下载
摘要：本发明公开一种多延时模式的延时脉冲生成电路，包括信号输入单元、信号处理单元、脉冲生成单元以及脉冲输出单元；信号输入单元中，逻辑处理电路接入电平组合信号和控制脉冲信号，根据它们的组合形式设置有多个信号输出电路，各信号输出电路分别连接一个延时选择电路；各延时选择电路中，延时控制信号用于控制延时选择开关的状态，以使得信号延迟处理电路将信号输出电路输出的信号处理为具有对应延时的脉冲信号DLY，至脉冲生成单元，脉冲生成单元用于根据多个延时选择电路输出的脉冲信号DLY生成引爆脉冲，脉冲输出单元用于将引爆脉冲输出至引爆驱动装置。本发明能够对驱动脉冲进行延时的选择设置，以根据需要提供不同延时的脉冲信号，实现对负载开关时间的精确控制。
一种延时模式脉冲生成电路

[发明专利]用于监视正弦交流电压信号的电路装置和方法-CN201880076992.2有效
发明人： H·库卡 -专利权人：伊顿智能动力有限公司
申请日： 2018-11-08 - 公布日： 2023-07-07 - 主分类号： H03K5/153 文献下载
摘要：本发明涉及一种用于利用比较器(8)监视正弦交流电压信号(I_k)的电路装置，可以将要监视的正弦交流电压信号(I_k)或从其获得的信号提供给该比较器(8)，其中，比较器(8)被设置成当正弦交流电压信号(I_k)或从其获得的信号超出定义的阈值(A)时在输出端生成第一输出信号(S1)。此外，还设置有过零检测器(10)，可以将要监视的正弦交流电压信号(I_k)或从其获得的信号馈送到其监视输入端，以便可以在过零检测器(10)的输出端生成第二输出信号(S2)。过零检测器(10)后面接有定时元件(12)，用于根据第二输出信号(S2)生成时钟信号(S3)。还设置有边沿控制的触发器(14)，其中，比较器(8)的输出端连接到该触发器(14)的输入端(D)，并且其中，定时元件(12)的输出端连接到触发器(14)的时钟输入端(Clk)。定时元件(12)在与正弦交流电压信号(I_k)的过零之后的周期T的T/4的时间点不同的时间点处指定时钟信号(S3)的状态变化。
用于监视正弦交流电压信号电路装置方法

[发明专利]时钟占空比调整电路及其方法-CN202310315763.4在审
发明人：张玲;李超;张任伟 -专利权人：南京奕斯伟计算技术有限公司;北京奕斯伟计算技术股份有限公司
申请日： 2023-03-28 - 公布日： 2023-06-30 - 主分类号： H03K5/156 文献下载
摘要：本公开提供了一种时钟占空比调整电路及其方法，该时钟占空比调整电路包括第一调整子电路，配置为获取第一待调整时钟信号、第二待调整时钟信号和时钟输入信号，并基于时钟输入信号，对第一待调整时钟信号和第二待调整时钟信号进行逻辑运算处理，得到第一输出时钟信号；其中，第一待调整时钟信号和第二待调整时钟信号为来自三分频的输出信号或五分频的输出信号；以及第二调整子电路，配置为对第一输出时钟信号、第二待调整时钟信号和第一调整子电路的第一输出信号进行逻辑运算处理，得到第二输出时钟信号；其中，第二输出时钟信号为50％占空比的时钟信号。
时钟调整电路及其方法

[发明专利]半导体器件及使用其的半导体系统-CN201811214991.8有效
发明人：金暎勋 -专利权人：爱思开海力士有限公司
申请日： 2018-10-18 - 公布日： 2023-06-27 - 主分类号： H03K5/15 文献下载
摘要：本发明提供一种半导体器件及使用其的半导体系统。所述半导体器件可以包括分频器电路和检测电路。所述分频器电路可以将外部时钟分频以产生多个分频时钟。所述检测电路可以基于多个数据判断信号和所述多个分频时钟来产生相位信息信号和定时信息信号。
半导体器件使用半导体系统

[发明专利]占空比自校正电路、频率倍增器和电子设备-CN202211589912.8在审
发明人：徐华超 -专利权人：广州安凯微电子股份有限公司
申请日： 2022-12-12 - 公布日： 2023-06-23 - 主分类号： H03K5/156 文献下载
摘要：本申请涉及一种占空比自校正电路、频率倍增器和电子设备。所述占空比自校正电路包括：调节电路和控制电路；调节电路，用于在控制电路的控制下，对输入时钟信号的占空比进行调节得到第一时钟信号；控制电路，用于确定第一时钟信号的占空比状态，并根据第一时钟信号的占空比状态控制调节电路进行调节，以使第一时钟信号的占空比状态符合预设条件。采用该占空比自校正电路能够实现对频率倍增器的输入时钟信号的占空比进行自动校正。
校正电路频率倍增器电子设备

[发明专利]基于重新定时的时钟生成和残余边带(RSB)增强电路-CN201780056118.8有效
发明人： A·保尔;庄敬承;陈新华;R·斯里达拉 -专利权人：高通股份有限公司
申请日： 2017-09-13 - 公布日： 2023-06-16 - 主分类号： H03K5/156 文献下载
摘要：本公开的特定方面总体涉及用于生成时钟信号的方法和装置。例如，本公开的特定方面提供了一种时钟生成电路。时钟生成电路可以包括与第二晶体管(404)级联连接的第一晶体管(402)，其中电路的输入时钟(Clk_in)节点耦合到第一和第二晶体管的栅极。时钟生成电路还可以包括分频器电路(406)，其具有耦合到输入时钟节点的输入，其中分频器电路的输出(Div_out)耦合到第二晶体管的源极，并且其中电路的输出节点(Clk_out)耦合到第一和第二晶体管的漏极。
基于重新定时时钟生成残余边带 rsb 增强电路

[发明专利]一种带有电容的LVDS预加重时钟驱动电路-CN202310128715.4在审
发明人：冯向明;曲明;王君从;魏红涛;翟越;龚立霖;王海东;宋明宇 -专利权人：中国电子科技集团公司第五十四研究所
申请日： 2023-02-17 - 公布日： 2023-06-13 - 主分类号： H03K5/156 文献下载
摘要：本发明涉及一种带有电容的LVDS预加重时钟驱动电路，属于微电路结构领域。本发明包括LVDS主体信号结构通路和预加重信号通路，其中预加重信号通路中增加电容。LVDS主体通路的输入信号同预加重通路的输入信号相连接，同样LVDS主体通路的输出信号同预加重通路的输出信号相连接。本发明具有结构简单、效率高、功耗较低的优点。
一种带有电容 lvds 加重时钟驱动电路

[发明专利]受限的占空比校正电路-CN201710406080.4有效
发明人：文卡塔·拉马·穆罕·拉第·穆拉卡;费拉斯·N·阿布格扎雷;卢比·马赛·托马斯 -专利权人：恩智浦美国有限公司
申请日： 2017-06-01 - 公布日： 2023-06-06 - 主分类号： H03K5/156 文献下载
摘要：一种占空比校正电路具有包括串联耦合到一起的多个电流饥饿型反相器的延迟线。第一电流饥饿型反相器的输入接收输入时钟信号。相对较弱的反相器与电流饥饿型反相器中的每一个电流饥饿型反相器并联耦合。具有运算放大器的低通滤波器具有耦合到延迟线的输出的差分输入，以接收输出时钟信号。运算放大器的单端输出耦合到电流饥饿型反相器中的每一个电流饥饿型反相器的电流源和电流吸收器晶体管，以控制由延迟线提供的延迟量。低通滤波器校正所述输入时钟信号的所述占空比，以使得输出时钟信号具有50％占空比。相对较弱的并联连接的反相器确保在电流饥饿型反相器无法转变的情况下没有时钟脉冲被跳过。
受限校正电路