[发明专利]一种多组多相位协同的非交叠时钟发生电路在审
| 申请号： | 202211067278.1 | 申请日： | 2022-09-01 |
| 公开（公告）号： | CN115412066A | 公开（公告）日： | 2022-11-29 |
| 发明（设计）人： | 刘琦;杨建;曹珂 | 申请（专利权）人： | 南京芯惠半导体有限公司 |
| 主分类号： | H03K5/15 | 分类号： | H03K5/15;H03K5/156 |
| 代理公司： | 北京德崇智捷知识产权代理有限公司 11467 | 代理人： | 王金双 |
| 地址： | 211100 江苏省南京市江宁区苏源*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种多组多相位协同的非交叠时钟发生电路，包括：全局输入时钟模块，用于生成并输出单向传输时钟信号；全局时钟延迟链，接收所述单向传输时钟信号，分别输出不同延时的前向传输时钟信号和返回传输时钟信号；多个本地异或门的每一个，分别接收所述前向传输时钟信号和所述返回传输时钟信号，生成并输出非交叠短脉冲信号；多个本地多相非交叠时钟发生模块的每一个，分别接收不同延时的所述单向传输时钟信号和相对应的本地异或门发送的非交叠短脉冲信号，生成多相非交叠时钟信号。本发明解决了多组多相时钟并行传输到芯片上不同位置时所面临的时序竞争问题。 | ||
| 搜索关键词： | 一种 多相 协同 交叠 时钟 发生 电路 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于南京芯惠半导体有限公司，未经南京芯惠半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202211067278.1/，转载请声明来源钻瓜专利网。
- 上一篇：一种窑炉加热系统
- 下一篇：显示方法、装置、存储介质和电子设备
- 同类专利
- 一种双路输出频率可调时钟信号发生器-201711348413.9
- 栗伟周;殷志锋;李瑞华;葛新锋 - 许昌学院
- 2017-12-11 - 2023-10-27 - H03K5/15
- 一种双路输出频率可调时钟信号发生器包括占空比电压转换电路、延迟振荡电路。两路可实现占空比动态缩放的差分信号分别从占空比电压转换电路的两个输入端输入，并转化为两路压控信号输出。两路压控信号分别输入延迟振荡电路的控制端，并最终输出两路频率相同的时钟信号。通过对输入差分信号进行占空比缩放，可改变时钟信号发生器的输出信号频率。本发明的双路压控结构使其输出的时钟频率信号更加高效且精准。针对电路系统对不同频率时钟信号的需求，本发明通过缩放输入差分信号的占空比，可在较宽频率范围内输出时钟信号。
- 集成电路-201910832827.1
- 金仔永 - 爱思开海力士有限公司
- 2019-09-04 - 2023-10-03 - H03K5/15
- 一种集成电路包括：延迟电路，其适用于将一个或更多个输入信号延迟；转变感测电路，其适用于感测所述一个或更多个输入信号是否转变；以及复制延迟电路，其适用于在由所述转变感测电路感测到所述一个或更多个输入信号未转变的区段中将一个或更多个时钟信号延迟。
- 使用可编程控制电路选择性地提供时钟信号-201880081645.9
- 布莱恩·C·贾德;I·K·噶奴索夫;C·M·阮;R·I·傅 - 赛灵思公司
- 2018-12-06 - 2023-09-26 - H03K5/15
- 公开的电路布置包括逻辑电路(105)、耦接至逻辑电路并包括第一多个双稳态电路(202)的输入寄存器逻辑(104)以及耦接至输入寄存器逻辑的控制电路(102)。控制电路被配置为根据输入时钟信号(150)生成多个延迟的时钟信号(142、148、306、308、320、326、414、416)。多个延迟的时钟信号包括第一延迟的时钟信号(142、148、306、308、320、326、414、416)和第二延迟的时钟信号(142、148、306、308、320、326、414、416)。控制电路选择性地将输入时钟信号或多个延迟的时钟信号中的一个或多个信号提供给第一多个双稳态电路的时钟输入，并选择性地将输入时钟信号或多个延迟的时钟信号中的一个或多个信号提供给逻辑电路。控制电路包括可变时钟延迟逻辑电路(302)，其被配置为以逻辑电路的时钟延迟对输入寄存器逻辑的时钟延迟进行均衡。
- 具有前光标消除的自适应接收器-202011187643.3
- 张讯;C·帕鲁萨;黄大威;M·瓦拉万;苏江辉 - 甲骨文国际公司
- 2020-10-30 - 2023-09-15 - H03K5/15
- 本公开涉及具有前光标消除的自适应接收器。一种数据接收器电路包含加法器电路，所述加法器电路被配置成接收对多个数据符号进行编码的输入信号并将所述输入信号与反馈信号组合以产生均衡的输入信号，所述均衡的输入信号用于产生时钟信号。所述数据接收器电路还包含多个数据截剪器电路，所述数据截剪器电路使用所述时钟信号和多个电压偏移进行采样以产生特定数据符号的多个样本。包含在所述数据接收器电路中的前光标补偿电路可以使用所述多个样本产生所述特定数据符号的输出值。所述数据接收器电路还包含后光标补偿电路，所述后光标补偿电路使用所述多个样本中的至少一个和先前接收的样本的值产生所述反馈信号。
- 一种基于宽带RFSoC芯片的时钟电路-202310817570.9
- 吴俊杰;徐宏林;张浩 - 中国电子科技集团公司第十四研究所
- 2023-07-05 - 2023-09-01 - H03K5/15
- 一种基于宽带RFSoC芯片的时钟电路，选择高速差分时钟或低速差分时钟、低速单端时钟倍频产生的高速信号，选择低速差分控制信号或单端控制信号，在低速、高速两个阶段，用D触发器将时钟信号和控制信号同步，经延迟电路和相位检测电路调整相位，输出七路时钟信号和三路控制信号，既可以和其它芯片同步工作，也可以多电路级联。
- 分频时钟相位同步的方法、电路及电子装置-202210522651.1
- 赵可卿;吴志宏;萧博文;刘周伦 - 智原科技股份有限公司
- 2022-05-13 - 2023-07-25 - H03K5/15
- 本发明提供一种用来在一多分频时钟系统中进行分频时钟相位同步的方法、相关的同步控制电路、同步控制子电路及电子装置。该方法可包含：依据一来源时钟进行分频操作以产生一第一分频时钟及一第二分频时钟；依据该第二分频时钟对该第一分频时钟进行相位关系检测以产生一相位关系检测结果信号；对一第一相位选择结果输出信号及该相位关系检测结果信号进行一逻辑操作以产生一第二相位选择结果输出信号；以及依据该第二相位选择结果输出信号输出该第二分频时钟以及该第二分频时钟的一反相信号的其中之一，以供一物理层电路进一步使用。
- 一种多延时模式的延时脉冲生成电路-202310094782.9
- 于春香;李金宝;高慧 - 中国兵器工业集团第二一四研究所苏州研发中心
- 2023-02-10 - 2023-07-07 - H03K5/15
- 本发明公开一种多延时模式的延时脉冲生成电路，包括信号输入单元、信号处理单元、脉冲生成单元以及脉冲输出单元；信号输入单元中，逻辑处理电路接入电平组合信号和控制脉冲信号，根据它们的组合形式设置有多个信号输出电路，各信号输出电路分别连接一个延时选择电路；各延时选择电路中，延时控制信号用于控制延时选择开关的状态，以使得信号延迟处理电路将信号输出电路输出的信号处理为具有对应延时的脉冲信号DLY，至脉冲生成单元，脉冲生成单元用于根据多个延时选择电路输出的脉冲信号DLY生成引爆脉冲，脉冲输出单元用于将引爆脉冲输出至引爆驱动装置。本发明能够对驱动脉冲进行延时的选择设置，以根据需要提供不同延时的脉冲信号，实现对负载开关时间的精确控制。
- 半导体器件及使用其的半导体系统-201811214991.8
- 金暎勋 - 爱思开海力士有限公司
- 2018-10-18 - 2023-06-27 - H03K5/15
- 本发明提供一种半导体器件及使用其的半导体系统。所述半导体器件可以包括分频器电路和检测电路。所述分频器电路可以将外部时钟分频以产生多个分频时钟。所述检测电路可以基于多个数据判断信号和所述多个分频时钟来产生相位信息信号和定时信息信号。
- 一种快速逼近外部时钟参考的时频信号产生装置-202310229119.5
- 戎强;刘铁强;王正勇;刘春冉;张冠杰;刘刚;闫玉巧;彭会湘;陈韬亦;王彬;李吉良 - 中国电子科技集团公司第五十四研究所
- 2023-03-10 - 2023-05-30 - H03K5/15
- 本发明提出了一种快速逼近外部时钟参考的时频信号产生装置，属于时频信号产生及时钟同步技术领域。本发明装置包括内置时钟、信号逼近模块、信号分配模块。其中，内置时钟输出本地时钟信号；信号逼近模块使得内置时钟输出的时钟信号与外部输入参考信号的快速逼近，产生与外部参考信号同频同相的时频信号；信号分配模块实现对频率信号和秒脉冲信号的多路分配及功率放大与输出。该装置成本低、逼近速度快，频率信号和定时信号可以满足大多数应用场合的需求。
- 一种内外时钟信号切换电路-202211516917.8
- 刘艺彩;崔双;李东明;金科;吴智慧;成光 - 南京长峰航天电子科技有限公司
- 2022-11-30 - 2023-05-09 - H03K5/15
- 本发明公开了一种内外时钟信号切换电路，属于仪器仪表及射频仿真技术领域，包括第一功分器、第一时钟判别链路、第二时钟判别链路、10MHz倍频电路、100 MHz晶振电路、合路器、第二功分器、100 MHz分频电路，通过第一时钟判别链路控制100MHz晶振电路的供电，第二时钟判别链路控制10MHz倍频电路的供电，实现在有外部时钟信号输入时采用其作为基准时钟信号否则采用内部时钟信号作为基准时钟信号，对两个电路断电增加内外时钟信号的隔离度；根据合路器输入端连接的电路状态实现时钟信号的无控制选通，无需另加切换的控制信号，缩短响应时间；通过第二功分器能够自适应输出不同频率的内部时钟信号。
- 高速正交时钟产生装置及方法-201910441189.0
- 林嘉亮 - 瑞昱半导体股份有限公司
- 2019-05-24 - 2023-05-02 - H03K5/15
- 一种正交时钟产生装置及方法，所述正交时钟产生装置配置以接收两相输入时钟并输出四相输出时钟，包含：第一及第二数据锁存器，配置为具有根据通过四相准位移置时钟的连接的负反馈的环状拓扑，第一数据锁存器配置以接收准位移置时钟的第四及第二相位，并根据输入时钟的第一相位输出输出时钟的第一及第三相位以及准位移置时钟的第一及第三相位，第二数据锁存器配置以接收准位移置时钟的第一及第三相位，并根据输入时钟的第二相位输出输出时钟的第二及第四相位以及准位移置时钟的第二及第四相位。
- 非对称脉冲宽度比较器电路及包括其的时钟相位校正电路-201910489860.9
- 徐荣锡;林多絪 - 爱思开海力士有限公司
- 2019-06-06 - 2023-04-14 - H03K5/15
- 本发明提供一种非对称脉冲宽度比较器电路及包括其的时钟相位校正电路。一种时钟相位校正电路包括：第一可变延迟电路，其适用于延迟第二源时钟以产生第三时钟；第一脉冲发生电路，其适用于产生从第一时钟的边沿至第三时钟的边沿被激活的第一脉冲信号，以及产生从所述第三时钟的边沿至所述第一时钟的边沿被激活的第二脉冲信号；以及第一延迟值调整电路，其适用于检测所述第一脉冲信号的脉冲宽度与所述第二脉冲信号的脉冲宽度的比率是大于1:3还是小于1:3以产生检测结果，以及基于所述检测结果来调整所述第一可变延迟电路的延迟值。
- 脉冲时延精度自适应同步方法-202110183712.1
- 曾富华;张帆;莫明威;蒋友邦 - 西南电子技术研究所(中国电子科技集团公司第十研究所)
- 2021-02-10 - 2023-04-11 - H03K5/15
- 本发明提出一种脉冲时延精度自适应同步方法，旨在提供一种同步精度高、可靠性好、误差率低的自适应同步时延的方法。本发明通过下述间方案予以实现：数字电路系统外部周期性输入脉冲P0经过FPGA内置可调延迟器得到时钟CLK采样信号P1，采样信号P1经过寄存器采样后得到脉冲信号P2；同时利用外部数字电路系统时钟CLK驱动定时脉冲产生器，生成与外部周期性脉冲信号同频的本地计数产生的脉冲信号P3，时延比较器计算脉冲信号P2和脉冲信号P3上升沿的时延差n，延判断策略模计根据多个搜索周期搜索得到数字差值N的时延控制量N0进行联合计算，得到时延修正量M，得到与外部脉冲信号稳定同步的内部脉冲信号。
- 时脉数据回复装置与相位控制方法-201810611645.7
- 喻柏莘 - 创意电子股份有限公司;台湾积体电路制造股份有限公司
- 2018-06-14 - 2023-04-07 - H03K5/15
- 一种时脉数据回复装置与相位控制方法。时脉数据回复装置包含数据分析电路系统、回路滤波器电路系统、相位旋转器电路系统、多工器电路系统以及相位内插电路系统。数据分析电路系统根据第一时脉信号与第二时脉信号分析输入数据，以产生误差信号。回路滤波器电路系统根据该误差信号更新一调整信号。相位旋转器电路系统在调整信号被更新时根据调整信号以及多个限制值调整多个旋转信号。多工器电路系统根据多个第三时脉信号输出这些旋转信号中的一者为一相位控制信号。相位内插电路系统根据该相位控制信号以及多个第四时脉信号调整第一与第二时脉信号。本案的装置与方法可使用操作于较低频率的相位旋转器来控制相位内插电路系统产生较快的时脉信号。
- 半导体器件-202210634325.X
- 李东郁 - 爱思开海力士有限公司
- 2022-06-06 - 2023-03-14 - H03K5/15
- 半导体器件包括：第一传送路径，其输出第一预备信号；第二传送路径，其输出第二预备信号；第三传送路径，其输出第三预备信号；第一校准电路，其生成第一校准码，该第一校准码对应于第一传送路径与第一传送路径至第三传送路径之中的具有最大延迟值的被选传送路径之间的延迟值之差；第二校准电路，其生成第二校准码，该第二校准码对应于第二传送路径与被选传送路径之间的延迟值之差；第三校准电路，其生成第三校准码，该第三校准码对应于第三传送路径与被选传送路径之间的延迟值之差；第一延迟控制电路，其生成第一信号；第二延迟控制电路，其生成第二信号；以及，第三延迟控制电路，其生成第三信号。
- 一种高速PWM脉冲分配装置及变流器系统-202220542678.2
- 马逊;余宝伟;杨鑫;王海亮;陈玫志;窦艺朝;张在杰;余笔超 - 中国航天科工飞航技术研究院（中国航天海鹰机电技术研究院）
- 2022-03-13 - 2023-02-10 - H03K5/15
- 本实用新型提供了一种高速PWM脉冲分配装置及变流器系统，该脉冲分配装置包括：FPGA逻辑处理单元，用于控制逻辑处理、驱动脉冲分配和故障逻辑处理；SFP高速通信接口，用于将LVDS高速通信中的差分电信号转为光信号；I/O检测单元，用于输入信号检测；模拟量采集ADC单元，用于功率电路侧的电压和电流采样；驱动信号和脉冲信号光纤收发单元，用于相关驱动电路的光信号输出和响应故障反馈信号；供电单元，用于将输入电源转化为脉冲分配装置各单元所需的电源。该脉冲分配装置集成变流器工作参数检测功能、逻辑处理功能，简化电路设计，降低控制系统压力，使得脉冲分配装置电路简洁、功能全面。
- 一种高精度低抖动延时脉冲发生器-202110174819.X
- 马雷;陈泽洋;王笑晗 - 天津大学
- 2021-02-09 - 2022-12-23 - H03K5/15
- 本发明公开一种高精度低抖动延时脉冲发生器，包括TDC(Time digital converter)模块测量外部触发信号与时钟信号之间的时间间隔，用于补偿脉冲输出的抖动；抖动补偿模块将TDC测得的时间信息与用户设定的延时信息进行处理得出最终延时信息补偿到输出脉冲上；粗延时模块用于对触发信号进行粗略延时，延时输出到细延时芯片上；串口通信模块用与将用户设定的延时信息发送到上位机；Nios II软核处理器模块，将用于设定信息进行处理发送到相应的模块。本发明利用粗细结合的延时方法解决了计数器精度低与数控延时芯片延时范围小的问题，同时利用TDC技术大大降低了输出脉冲的抖动。整个系统集成度高。延时精度到达22ps，脉冲输出抖动为500ps。
- 一种简单实用的脉冲信号分配方法-202211186924.6
- 田德旺;李定;李涛 - 阳春新钢铁有限责任公司
- 2022-09-28 - 2022-12-20 - H03K5/15
- 本发明公开了一种简单实用的脉冲信号分配方法，包括以下步骤：S1、利用1个4开4闭中间继电器，4个开点依次接变频器1的编码器接口的电源正极、负极、信号A、信号B，4个闭点依次接变频器2的编码器接口的电源正极、负极、信号A、信号B；S2、每对开闭点的公共点依次接编码器电源正极、负极、信号A、信号B；S3、当选用变频器2工作时选择信号使中间继电器得电吸合，编码器连接到变频器2；S4、当选用变频器1工作时中间继电器失电不吸合(闭点)，编码器连接到变频器1。该原燃辅料制样方法实现两变频器分时分开连接编码器信号，两台变频器编码器端子永远也不可能并联连接，避免并接干扰，中间继电器结构简单，故障率小，成本低。
- 一种多路扇出电路以及时钟驱动器-202210934578.9
- 赵鹏;宋阳;韩文涛;田永刚;周唯晔;谢炜 - 深圳市国微电子有限公司
- 2022-08-04 - 2022-12-02 - H03K5/15
- 本申请公开了一种多路扇出电路以及时钟驱动器，涉及时钟驱动器领域，包括：放大电路、偏置电路以及多个LVPECL输出电路，偏置电路分别与放大电路以及每个LVPECL输出电路连接，用于提供电流偏置和开关信号。LVPECL输出电路包括镜像对称的两个转换电路。放大电路连接LVPECL输出电路，用于将差分输入信号进行放大处理并输出第一电平标准信号和第二电平标准信号。LVPECL输出电路用于将第一电平标准信号和第二电平标准信号转换为第一输出信号和第二输出信号。本申请可以实现将一组差分输入信号转换为多路高速数据输出的功能，且由于两个转换电路镜像对称设置，可以使每个转换电路输出的信号作为时钟信号时实现低偏斜。
- 一种多组多相位协同的非交叠时钟发生电路-202211067278.1
- 刘琦;杨建;曹珂 - 南京芯惠半导体有限公司
- 2022-09-01 - 2022-11-29 - H03K5/15
- 一种多组多相位协同的非交叠时钟发生电路，包括：全局输入时钟模块，用于生成并输出单向传输时钟信号；全局时钟延迟链，接收所述单向传输时钟信号，分别输出不同延时的前向传输时钟信号和返回传输时钟信号；多个本地异或门的每一个，分别接收所述前向传输时钟信号和所述返回传输时钟信号，生成并输出非交叠短脉冲信号；多个本地多相非交叠时钟发生模块的每一个，分别接收不同延时的所述单向传输时钟信号和相对应的本地异或门发送的非交叠短脉冲信号，生成多相非交叠时钟信号。本发明解决了多组多相时钟并行传输到芯片上不同位置时所面临的时序竞争问题。
- 包括选择电路的发射器电路以及操作选择电路的方法-202210588615.5
- 朴俊容;金周焕;卞辰瑫;申殷昔;赵泫润;崔荣暾;崔桢焕 - 三星电子株式会社
- 2022-05-26 - 2022-11-29 - H03K5/15
- 提供了一种发射器电路、选择电路和操作选择电路的方法。发射器电路包括：时钟生成器，其被配置为生成具有不同相位的多个时钟信号；以及多个选择电路，其被配置为接收多个并行数据信号，以及基于多个时钟信号和接收的多个并行数据信号在输出节点输出串行数据信号。多个选择电路中的每一个包括：数据多路复用器，其被配置为基于多个并行数据信号中的接收到的一个和多个时钟信号生成多个数据选择信号；控制信号生成器，其被配置为基于多个数据选择信号生成第一控制信号和第二控制信号；以及输出驱动器，其连接至输出节点，并且被配置为：基于第一控制信号为输出节点预充电，或者基于第二控制信号将输出节点放电。
- 低成本高精度时钟驱动电路-202221601901.2
- 林国允;占兆昕;王志强;刘亚婷 - 深圳华大北斗科技股份有限公司
- 2022-06-24 - 2022-11-11 - H03K5/15
- 本实用新型实施例公开了一种低成本高精度时钟驱动电路，包括时钟单元及外接后级负载的时钟分路单元，时钟单元为有源晶振，所述时钟分路单元连接有源晶振的输出端；所述时钟分路单元由隔直电容和落地负载电容组成；隔直电容一端连接有源晶振的输出端，另一端外接后级负载和落地负载电容的一端；落地负载电容另一端接地。本实用新型既能保证被驱动的各接收处理器系统时钟频率一致，又极大降低物料成本和功耗，优化整机或模组的设计尺寸，提高产品竞争力。
- 用以为串化器/解串化器电路生成多个输出时钟的时钟生成电路-202111119887.2
- 维奈苏雷什.拉奧;赵启宇 - 智原科技股份有限公司
- 2021-09-24 - 2022-10-21 - H03K5/15
- 一种用来生成多个输出时钟的时钟生成电路包含：一差动电路，用以接收单一输入时钟信号，并且输出两个差动时钟信号以及直流信号；一第一多相滤波器，用以自差动时钟信号生成彼此正交之四个时钟信号；多个设置缓冲器，用以为四个时钟信号设置相同直流点，并且生成四个结果时钟信号；多个耦接多相滤波器，用以生成彼此正交的另外四个时钟信号，以及输出八个结果时钟信号；一相位混合器，用以生成彼此相差45度之八个输出时钟信号；多个恢复缓冲器，用以为该八个时钟信号中每一者设置直流点，并且生成位于相同直流点之八个输出时钟信号。
- 自校准正交时钟产生器及其方法-202110972875.8
- 林嘉亮 - 瑞昱半导体股份有限公司
- 2021-08-24 - 2022-10-18 - H03K5/15
- 一种正交时钟产生器及正交时钟产生方法，所述正交时钟产生器包含：一可变延迟时钟产生器，用来接收一第一时钟及一第三时钟，并根据一控制信号输出一第二时钟及一第四时钟，其中，该第一时钟及该第三时钟实质上相同，但是在时序上偏移该周期的一半；一正交相位误差检测器，用来接收该第一时钟、该第二时钟、该第三时钟及该第四时钟，并输出一第一相位检测信号及一第二相位检测信号，其中，该第一相位检测信号代表该第一时钟与该第二时钟之间的相对时序，以及该第二相位检测信号代表该第二时钟与该第三时钟之间的相对时序；以及一放大器，用来将该第一相位检测信号与该第二相位检测信号之间的差放大为该控制信号。
- 一种时钟控制信号产生电路及方法-202210593766.X
- 黄磊;税国华;付晓伟;林涛;王志宽;王飞;李智囊;冉明;常小宇;汪璐 - 中国电子科技集团公司第二十四研究所
- 2022-05-27 - 2022-10-14 - H03K5/15
- 本发明适用于集成电路技术领域，提供一种时钟控制信号产生电路及方法，其中，该方方法包括：对N个供电电源进行检测，得到并输出N个一一对应的第一复位信号，其中，N为大于等于2的整数；将N个所述第一复位信号转换为目标电源域内一一对应的N个第二复位信号；对N个所述第二复位信号进行逻辑运算，得到时钟控制信号，所述时钟控制信号用于对N个所述供电电源进行同步控制，解决了由多个电源上电、掉电的不同步所导致的电路稳定性低等问题。
- 一种多通道高相位一致性的秒脉冲分路装置-202221443796.4
- 谢朝阳;曾迎春;朱敏;简和兵;邓意峰;温学斌;李文龙;杨彩芳 - 成都金诺信高科技有限公司
- 2022-06-10 - 2022-10-11 - H03K5/15
- 本实用新型公开了一种多通道高相位一致性的秒脉冲分路装置，属于时频分路技术领域，所述秒脉冲分路装置包括第一时频基准源、信号分频单元、主控单元、晶振单元和时频放大单元，所述第一时频基准源与信号分频单元连接，所述主控单元分别与信号分频单元和晶振单元连接，所述晶振单元还与信号分频单元连接，所述信号分频单元还与视频放大单元连接。本实用新型能够实现时频分配设备多通道的秒脉冲分路末节点相位高度一致，保证输出间的相位一致性。
- 时钟信号倍频电路-201910466381.5
- 赵国璧;赖玠玮 - 展讯通信（上海）有限公司
- 2019-05-31 - 2022-09-30 - H03K5/15
- 一种时钟信号倍频电路，包括：N条支路以及N倍频电路，各支路结构相同，每一个支路均包括一个缓冲器、与缓冲器耦接的一个2倍频电路，2倍频电路适于对输入的参考时钟信号进行2倍频得到2倍频参考时钟信号；N倍频电路包括：分别与N个2倍频电路一一对应耦接的N个第二校准延迟电路，第二校准延迟电路适于对输入的2倍频参考时钟信号进行时钟延迟，得到时钟延迟后的2倍频参考时钟信号；N通路相位组合电路适于对N个第二校准延迟电路输出的N个时钟延迟后的2倍频的参考时钟信号进行相位组合，得到2N倍频的参考时钟信号。采用上述方案，能够在兼顾成本的同时，提高对多倍频参考时钟信号的相位噪声的优化程度。
- 一种时钟相位控制电路和芯片-202210506217.4
- 何永松;余金金;吴丽丽;顾东华 - 上海燧原科技有限公司
- 2022-05-11 - 2022-09-27 - H03K5/15
- 本发明实施例公开了一种时钟相位控制电路和芯片。时钟相位控制电路包括时钟分发模块和相位调节模块；时钟分发模块中的等距分发单元用于将时钟接收端接收的时钟信号分发为分别从各个时钟发送端对应发送的多路分支时钟信号，并用于控制时钟接收端与各个时钟发送端之间的信号传输线的长度相同；抗干扰单元用于吸收分布于信号传输线的外表面的干扰信号；相位调节模块中的延迟单元用于控制对应的调相输入端输入的分支时钟信号的相位发生相应的延迟；本发明实施例以此基于原提供的一路时钟信号生成了相位高精度交错的多路分支时钟信号，实现了高密度算子单元细颗粒度的相位调节，从而有效抑制了算子群功耗噪声。
- 一种用于大功率电源管理的多相位输出时钟电路及方法-202210609026.0
- 孙权;夏雪;王婉;王勇;袁婷;闫鹏程 - 西安航天民芯科技有限公司
- 2022-05-31 - 2022-08-12 - H03K5/15
- 本发明提供一种用于大功率电源管理的多相位输出时钟电路及方法，触发器FF0用于接收系统内部振荡器产生的时钟信号CLK，用于将时钟信号CLK二分频得到时钟信号CLK1；所述触发器FF1、触发器FF2和触发器FF3组成状态机结构单元，用于将时钟信号CLK1六分频，输出三个相位错开的时钟信号；触发器FF4的时钟输入端接入CLK1经一个反相器得到的时钟信号CLK1N，用于输出另一个相位错开时钟信号。多相位时钟的产生，将用于多个并联转换器的工作时钟，采用此种形式，单个转换器承担相对小的电流，输出纹波减小，转换器的功率损耗将减小，效率得到提升，同时成本也会降低。
- 用于输出多个占空比信号和最小关断时间信号的振荡器-202110722275.6
- 薛尚嵘;冯翰雪;李冬超 - 思瑞浦微电子科技（苏州）股份有限公司
- 2021-06-28 - 2022-08-12 - H03K5/15
- 本发明揭示了一种用于输出多个占空比信号和最小关断时间信号的振荡器，所述振荡器包括：斜坡电压产生电路，用于输出斜坡电压V
- 专利分类
