|
|
钻瓜专利网为您找到相关结果 415个，建议您 升级VIP下载更多相关专利
- [发明专利]高速低时钟信号摆幅条件预充CMOS触发器-CN200510011539.8无效
-
杨华中;乔飞;汪蕙
-
清华大学
-
2005-04-08
-
2005-09-14
-
H03K3/356
- 高速低时钟信号摆幅条件预充CMOS触发器，属于CMOS触发器技术领域，其特征在于：它把SAFF_CP条件预充结构的低电压摆幅时钟信号驱动的触发电路中第一级锁存器内全部的PMOS管的衬底直接连接到电源端，再在省去第一级锁存器中唯一的一个栅极接同一个电源端的NMOS管的同时，去除漏极并接的两个NMOS管，使得一个衬底和源极都接地的NMOS管的漏极同时与剩下的两个NMOS管的漏极相连，最后把第一级锁存器的两个互补输出端分别连接到两个相互独立并具有相同电路参数的单时钟相位锁存器。在相同的测试条件下，比SAFF_CP触发器电路节省高达25％的能耗，且电路结构简化、面积小、延时特性等其他性能有明显改进。
- 高速时钟信号条件cmos触发器
- [发明专利]多相比较器-CN02823099.X有效
-
B·恩格
-
因芬尼昂技术股份公司
-
2002-09-20
-
2005-03-02
-
H03K3/356
- 本发明关于一具有一第一差动级(2)与一再生级(4A、4B)之多相比较器，该第一差动级(2)在一第一时钟相位中放大一输入信号并将其传输给一负载元件(5A)，以及该再生级(4A)进一步放大该输入信号。为了增加有效比较相位，建议提供一第一开关电路布线(3)，其可任选地将该第一差动级(2)之输出(AM、AP)连接至复数个负载电路(5A、5B)的输入(RMi、RPi)；至少两个连接到负载电路(5A、5B)及开关电路布线(3)的再生级(4A、4B)；与一时钟控制的第二开关电路布线(6)，用于将一可连接与可断开操作电流馈送给该等至少两个再生级(4A、4B)，以这样一种方式驱动第一与第二开关电路布线(3、6)诸开关，使得该等再生级(4A、4B)以一种时间偏移的方式工作。
- 多相比较
- [发明专利]闩锁电路-CN03131281.0有效
-
宫城雅记
-
精工电子有限公司
-
2003-05-14
-
2003-11-26
-
H03K3/356
- 一种闩锁电路，配置成即使在电源工作时上电复位电路不工作，一个耗尽型MIS晶体管也会作为拉低元件连接到RS闩锁电路的输出端子，从而可靠地将RS闩锁电路激活到复位状态，由此防止电路或半导体集成电路设备的非预期操作。此外，耗尽型MIS晶体管的沟道杂质只引入了一部分，因此有可能以低电流消耗和低成本实现在安全性方面非常好的、易于操作的半导体集成电路设备。
- 电路
- [发明专利]利用差动级联开关的脉冲D型触发器-CN01807720.X无效
-
A·加尼桑
-
皇家菲利浦电子有限公司
-
2001-12-05
-
2003-08-27
-
H03K3/356
- 一种差动级联结构被配置为在时钟的每个有效沿将数据状态传播到静态锁存器。时钟发生器使得数据状态及其反相状态能在预定时段传递到锁存器。在第一实施例中，各级联结构包括三个串联的门，这些门受时钟信号、该时钟信号的延迟反相信号、以及数据状态及其反相状态的控制。在另一实施例中，每级联结构包括两个串联的门，这些门受时钟信号和该时钟信号的延迟反相信号的控制。在这个另一实施例中，这些级联结构中的每一个都直接由数据信号或它的反相信号驱动。静态锁存器不需要对器件内部的节点进行预充电，从而使器件的功耗减至最小。锁存器最好包括交叉耦合反相器，这些交叉耦合反相器由差动级联结构驱动，增加了开关速度。
- 利用差动级联开关脉冲触发器
- [发明专利]同步电路-CN94112776.1无效
-
隈田一郎;小野寺岳志;菅原武则
-
索尼公司
-
1994-12-14
-
2000-02-16
-
H03K3/356
- 一包含有多个锁存器的同步电路，由中间设有一静态贯通式锁存电路的一第一动态贯通式锁存电路和一第二动态贯通式锁存电路组成，这些电路相串联连接。在连接到时钟输入电路的脉冲发生电路所产生的时钟信号的上升沿时刻对数据进行采样，而在其下降沿时刻输出数据。依靠将脉冲发生电路所产生的时钟脉冲宽度设定得大于时钟时滞，就可能防止因时钟分布的定时偏移产生的时钟时滞所引起的ＬＳＩ的误动作。
- 同步电路
- [发明专利]在半导体芯片上转换较高电压的电路装置和控制该装置的方法-CN95197745.8无效
-
J·温勒尔
-
西门子公司
-
1995-12-15
-
1998-03-25
-
H03K3/356
- 为了将正高压或负高压转换至一个电路装置的输出端(A),在这二个电压端(VH1,VL1)之间串联连接一个第一p沟道晶体管(P1)和一个第一n沟道晶体管(N1)。这两个晶体管的栅极各自经由不同导电型晶体管(N2,P3)的负载路径与第一和第三输入端(E1,E3)相连接。这些晶体管的栅极与一个第二及一个第四输入端(E2,E4)相连。第一P沟道和第一n沟道晶体管(P1,N1)可通过与之分别具有相同导电类型的晶体管(P2,N3)的负载路径被锁定,P2及N3的负载路径分别连接在第一P沟道和第一n沟道晶体管的栅极及连接在高正电位和高负电位(VH1,VL1)端上,而且这些晶体管(P2,N3)的栅极与输出端A相连接。根据输入端上的电位,实现将高正电位或高负电位到输出端(A)的转换。
- 半导体芯片转换电压电路装置控制方法
|
